www.mikrocontroller.net

Forum: FPGA, VHDL & Co. "signal" deklaration fuer ports in entity-portlist??


Autor: Tom (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo zusammen,

was wird denn durch die Verwendung/Deklaration von Signalen in der
Portlist einer Entity bezweckt oder erreicht?
Sind die so definierten Ports dann ausschliesslich interner "Natur"
(da die Ports scheinbar als Signale deklariert sind)? Oder wie muss man
sich das vorstellen?

sieht dann beispielsweise folgendermassen aus:

entity beispiel is
    port (
              --inputs:
               signal clk        : in  std_logic;
               signal reset     : in  std_logic;
               signal start      : in  std_logic;
               signal stop      : in  std_logic;
               signal events   : in  std_logic;

             --outputs:
              signal time_count  : out std_logic_vector(3 downto 0);
              signal event_count : out std_logic_vector(7 downto 0)
          );
end beispiel;

Oder was bewirkt das voranstehende signal?
Bei mir taucht dieses Phaenomen immer im mit QuartusII automatisch
generierten Code auf (habe es jetzt aber auch bei kleinen beispielen im
internet entdeckt)und leider habe ich das aber so noch nie zuvor
gesehen.
Bisher bin ich Signalen in VHDL ausschliesslich in architectures
begegnet und habe sie auch nur dort verwendet. Aber was machen die in
der Portlist? Leider auch nirgendwo Literatur/Hilfe dazu gefunden.

Also, wenn mich darüber jemand aufklären/weiterbilden könnte, wäre ich
echt dankbar.
Merci schonmal.

Autor: Tom (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

Portsdeklarationen sind Signaldeklarationen, die aber innerhalb der
Entity vernachlässigt werden können. D.h., aus

Signal clk : in std_logic;

kann einfach

clk : in std_logic;

verwendet werden.

Gruß
Tom

Autor: Tom (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Super. Merci vielmals!
Wo kann man solche Dinge den finden/nachlesen oder erfährt man das nur
durch ausprobieren???

Gruss und Danke nochmal

Autor: FPGA-User (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
nachzulesen z.B. im
IEEE Standard VHDL Language Reference Manual
Kapitel 1.1.1.2 : Ports

das vorangestellte "signal" dürfte absolut unnötig sein,
da Ports und Port-Elemente per default signale sind,
und das offenbar schon seit VHDL-87

Autor: FPGAküchle (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Diverse VHDL Bücher, wie z.B. unter
 http://wikihost.org/wikis/fpgakueche/
besprochen.

Oder freie Lektüre wie unter:
 http://tech-www.informatik.uni-hamburg.de/vhdl/
gelistet.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.