RSPECL nach LVDS Terminierung

[Michael S. (michasi)]

Hallo zusammen,

ich muss für mein Projekt ein Signal von einem
RSPECL (Reduced Swing Positive Emitter Coupled Logic)
Komparator kompatibel zu einem LVDS FPGA-Eingang machen (siehe Bild).

Dafür habe ich mir überlegt, den RSPECL-Treiber mit 2.5V zu betreiben, 
dann sind die Pegel LVDS kompatibel (1,4V: high, 1,0V low).
Allerdings ist es mit der Terminierung etwas schwierig, da ich ja auf 
der Seite mit dem FPGA-Modul nicht eingreifen kann und dort der 
differenzielle Widerstand mit 100 Ohm sitzt.
Ich hätte jetzt einfach direkt am Ausgang des RSPECL-Komparators zwei 
Widerstände gegen Masse gemacht (86,6 Ohm -> high: 16mA) was ein 
üblicher Stromfluss für den Komparator am Ausgang ist.

Passt das so? Oder kann man hier noch was besser machen von der 
Signalterminierung, oder der Wahl von R1/R2 ? (Ich habe beispielsweise 
zusätzlich auch schon einen differenziellen Widerstand direkt am Ausgang 
des Komparators gesehen, der Sinn ist mir aber unklar.

Danke schonmal für die Infos
Michael

[Duke Scarring (Gast)]

Michael S. schrieb:
> Ich habe beispielsweise
> zusätzlich auch schon einen differenziellen Widerstand direkt am Ausgang
> des Komparators gesehen, der Sinn ist mir aber unklar.
Damit kann man die Reflektionen, die vom FPGA zurückkommen könnten, 
nochmal wegfangen. Nachteil: Man braucht auf der Senderseite nochmal 
Strom, um wieder auf geeignete Pegel zu kommen.

Duke

[Michael S. (michasi)]

Hallo Duke,

vielen Dank für die schnelle Antwort.
Ich habe über deine Anregung nachgedacht, mir ist aber eine Sache nicht 
schlüssig:
Lassen wir mal die differenzielle Übertragung und nehmen einen einfachen 
Signalgenerator her. Die Rückreflexion vom Empfänger kann man hier nur 
mit einem 50 Ohm Reihenwiderstand abfangen.
Ich hätte vermutet, dass es bei der differenziellen Übertragung ebenso 
ist, dass die Ausgänge aus Spannungsquelle zu betrachten sind (sehr 
geringer Ausgangswiderstand). Dann würde der differenzielle Widerstand 
nicht helfen, denn die Impedanz ist ja schon zu gering durch die 
niedrige Ausgangsimpedanz.
Übersehe ich hier was?
Und falls ja - wie würde man den korrekten differenziellen Widerstand 
berechnen? Da müsste ja R1 und R2 auch eingehen.

Viele Grüße
Michael

[Kamil R. (kamil_rezer)]

Michael S. schrieb:
> Passt das so? Oder kann man hier noch was besser machen von der
> Signalterminierung, oder der Wahl von R1/R2 ?

Man kann es so wie im Datenblatt beschrieben aufbauen: Einen 50 Ohm für 
jeden der beiden Pins des differentiellen Ausgang. Die Schaltung 
verbraucht in diesem Fall etwas mehr Strom als in der Deinen, man hat 
aber theoretisch eine Anpassung am Eingang der Leitung (praktisch sind 
da noch die parasitären Kapazitäten am Ausgang des Komparators, die im 
Datenblatt im Bild 35 erwähnt wurden).

Fraglich ist andererseits, ob der Komparatorausgangstreiber auch dann 
funktionieren würde, wenn man ein PI-Netz aus 3 Widerständen am 
Komparatorausgang anschließt, wobei beide Ausgänge mit jeweils einem R1 
an die Masse gezogen werden und zwischen den Ausgängen R2 angeschloßen 
ist. Dabei wird der Ausgangsstrom mit einem R1>50Ohm reduziert, den R2 
wählt man aber so, dass  R1||(R2/2)=50Ohm, um die Anpassung zu 
erreichen.