Falsches Ergebnis bei Multiplikationen

[Johannes H. (Gast)]

Hallo Leute :)

ich habe ein Problem und zwar war es meine Idee, einen 3x3 Bit 
Multiplizierer zu entwerfen. Eigentlich ganz einfach, nur das mir beim 
Simulieren vor allem bei höheren Zahlen ein Schwachsinn rauskommt. 
Irgendwie "vergisst" mir der Simulator die "höheren" Bits auf ein '1' zu 
schalten. Im Anhang befindet sich ein Screenshot von der Simulation. Ich 
hoffe Ihr könntet mir da weiterhelfen.

Lg

library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;

entity mult is 
  generic (BITS : natural := 2);
  port (a_i : in  signed(BITS downto 0);
      b_i : in  signed(BITS downto 0);
      q_o : out signed(5 downto 0));
end entity mult;

architecture rtl of mult is
begin
  q_o <= a_i * b_i;
end architecture rtl;

[Gustl B. (-gb-)]

Das passt schon, ist eben signed im Zweierkomplement. Wenn Du sowieso 
keine negativen Zahlen brauchst, dann solltest Du unsigned verwenden.

Ich verwende für die Ausgänge und Eingänge immer std_logic_vector und in 
der Komponente dann das was ich brauche also Integer, Unsigned oder 
Signed.

[Johannes H. (Gast)]

Verdammt, stimmt wie habe ich das nur vergessen können. Kann man den 
Thread irgendwie löschen, das ist mir zu peinlich :D

Spaß bei Seite, vielen Dank für die Antwort.

Lg

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Johannes H. schrieb:
> Kann man den Thread irgendwie löschen, das ist mir zu peinlich :D
Lass mal. Es ist nichts so schlecht, dass es nicht noch als schlechtes 
Beispeil taugen könnte... ;-)

Z.B. ist deine Definition von BITS extrem irreführend (und du selber 
hast dann auch ein Problem damit). Denn tatsächlich haben die Vektoren 3 
Bits. Und mit dieser Zahl wirds dann gleich ganz einfach generisch:

  generic (BITS : natural := 3);
  port (a_i : in  unsigned(  BITS-1 downto 0);
        b_i : in  unsigned(  BITS-1 downto 0);
        q_o : out unsigned(2*BITS-1 downto 0));

[Duke Scarring (Gast)]

Gustl B. schrieb:
> Ich verwende für die Ausgänge und Eingänge immer std_logic_vector und in
> der Komponente dann das was ich brauche also Integer, Unsigned oder
> Signed.
Kann man machen, hat dann aber u.U. den Spaß, daß man in jede Komponente 
erst reinschauen muß, ob der slv jetzt signed oder unsigned ist.
Bei Signalen, die das FPGA nicht verlassen, verwende ich gleich den 
richtigen Typ in der Portdefinition.

Duke

[Gustl B. (-gb-)]

OK, ja stimmt, bei Generics verwende ich auch Integer/Natural. Irgendwo 
habe ich das her mit den slv an den Schnittstellen, vielleicht weil 
Xilinx das so macht? Aber stimmt, einen sinnvollen Grund gibt es da 
nicht.

Ich betrachte jede Komponente dann als abgeschlossen und dokumentiere 
für mich die Schnittstelle, da muss ich dann nicht mehr reingucken 
sondern direkt bei der Schnittstellendefinition steht da was das ist.

Hat das irgendwelche nachteile gleich Interger zu nehmen oder eben was 
anderes als slv? Weil dann mache ich das ab jetzt auch so ...

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Gustl B. schrieb:
> Hat das irgendwelche nachteile gleich Interger zu nehmen oder eben was
> anderes als slv?
Beim Integer musst du im Auge behalten, wie breit der sein soll. Sonst 
textet dich die Toolchain evtl. wegen synthetisierten, aber letztlich 
nicht verwendeten Signalen zu...

[Gustl B. (-gb-)]

Das ist mir bekannt. Gut dann ab jetzt unsigned oder signed ... Vielen 
Dank!