Sorry Anfängerfrage, da ich bisher nue mit 2 Layern gearbeitet habe. Habe im DRC ein 4 Layer definiert : (1*2+15*16) Wenn ich jetzt beim Routen ein VIA setze, ist dass dann als Standard immer durch alle Lagen durchgebohrt und durchkontaktiert ? LG Dirk
eagle user schrieb: > Ist der normale Lagen-Aufbau nicht eher (1+2*15+16)? Das macht der Leiterplattenhersteller dann schon richtig und legt die Prepregs nach außen...
Aber ob ich (1*2+15*16) oder (1+2*15+16) einstelle, macht doch keinen Unterschied für das Routen ?
Ein Tipp: schreib auf jede der Lagen eine fortlaufende Zahl und stelle sie drumherum über alle Lagen weg vom Kupfer frei. Etwa so
1 | Kupfer |
2 | |
3 | .---------. |
4 | | 1 2 3 4 | |
5 | '---------' |
6 | |
7 | Kupfer |
Dann kann der Hersteller (und du natürlich auch) die Reihenfolge und das Vorhandensein jeder der 4 Lagen überprüfen..
Dirk F. schrieb: > Aber ob ich (1*2+15*16) oder (1+2*15+16) einstelle, macht doch > keinen Unterschied für das Routen ? Es kann einen machen, wenn du impedanzkontrolliert routen musst, weil die Impedanz u.a. vom Abstand der Lagen abhängig ist. Aber dann musst du dem Fertiger sowieso eine exakte Beschreibung des Lagenaufbaus liefern. Ohne HF-Effekte ist es egal. Wenn du auch keine Flächen zur Abschirmung hast, könnten sogar die Innenlagen vertauscht werden, die Netze bleiben dabei ja gleich. Georg
Normalweise gehen Via's durch alle Lagen. Es gibt allerdings Ausnahmen, welche allerdings anscheinend den Preis schnell in die Höhe treiben. Ein kleiner Hinweis: Einige Leiterplattenhersteller stellen für Eagle Design Rules zum Herunterladen zur verfügung. Damit kann man sich das Leben leichter machen.
Georg schrieb: > Ohne HF-Effekte ist es egal. Wenn du auch keine Flächen zur Abschirmung > hast, könnten sogar die Innenlagen vertauscht werden, die Netze bleiben > dabei ja gleich. Ganz egal nicht, bei Blind Vias kommt es schon drauf an, wie die Reihenfolge der Lagen ist. http://techdocs.altium.com/sites/default/files/wiki_attachments/209845/Pcb_Obj-Via_Via_LayerStackup.png
Er arbeitet ja mit Eagle. Da sind die Techdocs von Altium oft nicht hilfreich (zeigen aber, was Eagle ales nicht kann). Ich bin mir nicht sicher ob Eagle überhaupt Sacklöcher/Blind Vias kennt. Nachdem mir ein Kollege kürzlich (der arbeitet lieber mit Eagle, Altium ist ihm zu kompliziert) gezeigt hat wie Designregeln in Eagle erstellt werden würde ich meinen, das Eagle das nicht kann.
Wühlhase schrieb: > würde ich meinen, das Eagle das nicht kann. Das "Meinung haben" scheint mir in postfaktischen Zeiten der Normalzustand zu sein. Er deckt sich mit "Ahnung haben" aber meist nur zufällig.
Wühlhase schrieb: > Ich bin mir nicht sicher ob Eagle überhaupt Sacklöcher/Blind Vias kennt. > Nachdem mir ein Kollege kürzlich (der arbeitet lieber mit Eagle, Altium > ist ihm zu kompliziert) gezeigt hat wie Designregeln in Eagle erstellt > werden würde ich meinen, das Eagle das nicht kann. Hast du dich schon mal gefragt, warum EAGLE im Setup ausdrücklich von Buried und Blind Vias spricht, wenn es das nicht kann?
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.