Hallo, ich bin gerade an einem Layout und muss natürlich die Abblockkondensatoren platzieren. Dazu habe ich mir das Layout von der EB-O8RE-1Z Platine angeguckt. Die stammt von AD und ist dazu da verschiedene OPVs zu testen. Es sind verschiedene Kondensatoren vorgesehen: Keramik 0402, Keramik 0508 und Elektrolyt 2917/D (7,3 mm × 4,3 mm ). Hier der Userguide mit Bildern: https://www.analog.com/media/en/technical-documentation/user-guides/UG-135.pdf Ich habe auch eines der Bilder hier in den Anhang getan. Man sieht schön C8 und C9 sind die 0402, C6 und C5 die 0508 und C3 und C4 die 2917 Kondensatoren. Der OPV hat die Versorgungspins 4 (unten links) und 7 (der zweite von oben rechts). Wieso wurde dieses Layout so gewählt? Das sieht zwar schick symmetrisch aus, aber C6 und C9 hätte man deutlich näher am Pin 4 platzieren können. Oder sind diese Abstände egal? Danke! Edit: Wenn man sich die Vias anguckt, dass sind sowohl +VS als auch -VS mit vielen Vias an die Versorgungslage angebunden. Wenn ich mir da einen Strompfad denke, dann geht der bei -VS kaum über die Kondensatoren, da Vias deutlich näher am OPV Anschluss sitzen. Ich hätte ja auch eine solche Fläche mit Kondensatoren nach Masse gemacht, aber ich hätte diese Fläche über einen Ferrit an die Versorgung angeschlossen, und zwar so, dass der Strom an möglichst allen Kondensatoren vorbeikommt. Auch davon ist ein Bild im Anhang. Statt der großen Elkos hätte ich Tantal in 0805 verwendet. Ist das OK oder sollte ich Elko nehmen? Edit2: Was ich mal sehr cool fände wäre Folgendes: Einer oder mehrere alten Hasen/Profis bauen etwas, von Schaltplan bis zum Produkt. Und dabei erklären und begründen sie jede Entscheidung. Ich vermute, dass da sehr viel Erfahrungswissen dabei ist und aber auch, dass viele Dinge egal sind. Wie hier vielleicht wo die Kondensatoren genau sitzen. Aber diesen Entscheidungsprozess kann ich in vielen Appnotes nicht sehen. Da ist wie hier eben eine Platine, AD wird sich schon etwas bei gedacht haben, aber was genau bleibt für mich unklar. Also wenn jemand einen Youtubekanal macht (wobei ich ein Forum noch besser fände, ein Unterforum zu jedem Produkt und dann viele Threads in denen jeweils eine Designentscheidung diskutiert wird) und da Dinge baut und erklärt, dann zahle ich gerne über Patreon.
Angehängte Dateien:
-
top.jpg
210 KB -
top_route.png
39 KB
:
Bearbeitet durch User
Gustl B. schrieb: > Was ich mal sehr cool fände wäre Folgendes: > Einer oder mehrere alten Hasen/Profis bauen etwas, von Schaltplan bis > zum Produkt. Und dabei erklären und begründen sie jede Entscheidung Na ja, dss endet wie jede Basteleivorstellung hier: dann kommen die ewigen Hartzer aus ihren Löchern und kritikeln an jeder Sache rum, die die natürlich viel besser gekonnt hätten, aber zur Wahrung ihrer Geheimnisse hier nie vorzeigen werden. Das tut sich keiner an.
OK, Danke! Ich habe jetzt mehrere OPV Datenblätter durch und habe da auch was gefunden. https://www.analog.com/media/en/technical-documentation/data-sheets/AD8045.pdf Die Cs sollen also möglichst nahe an den Pins des OPV sitzen, aber die sollen auch möglichst gleich weit von der Last entfernt sein. Ja dann passt das Layout von AD.
Nachfragen: Sollte der Strom aus der Versorgung über die Kondensatoren zum IC Pin fließen? Es geht jetzt drum wo ich die Vias zur Versorgungslage setze. In dem AD Layout sind Vias näher am IC Pin als die Kondensatoren. Ich würde das vermeiden nachdem was ich über Abblockkondensatoren bisher gelernt habe. Und dann ist noch die Frage wie ich das Polygon auf Top mit den Kondensatoren an die Versorgungslage anbinde. Das könnte ich mit vielen Vias machen, also niedrige Impedanz. Aber ich könnte auch einen Ferrit dazwischen setzen. Weil die Versorgung ja möglichst frei von Störungen sein sollte tendiere ich zum Ferrit oder einem kleinen Widerstand.
Angehängte Dateien:
-
AD.jpg
54 KB -
layout.jpg
240 KB
So wie im Anhang würde ich das machen, also Ferrit oder kleiner Widerstand zur Versorgung und die Polygone so, dass der Strom einigermaßen über die Kondensatoren führt. Wenn ich mir das Bildchen von AD zum OPV angucke, dass sieht das aber so aus, als wären die Versorgungen und die Pfade für die Kondensatoren getrennte Angelegenheiten. Da sind also keine Abblockkondensatoren gezeichnet. Soll ich das auch trennen? Also die Kondensatoren in Richtung Last und nochmal zusätzlich Kondensatoren an den Versorgungspins zum Abblocken?
Gustl B. schrieb: > Und dann ist noch die Frage wie ich das Polygon auf Top mit den > Kondensatoren an die Versorgungslage anbinde. > Das könnte ich mit vielen Vias machen, also niedrige Impedanz. Aber ich > könnte auch einen Ferrit dazwischen setzen. Da würde ich viele Vias einsetzen. Dann helfen die Versorgungslagen als Stützkondensatoren. "The use of vias should be minimized in the direct path to the amplifier power supply pins since vias can introduce parasitic inductance, which can lead to instability. When required, use multiple large diameter vias because this lowers the equivalent parasitic inductance." Seite 22 Anordnung der Stützkondensatoren: "Starting directly at the power supply pins, the smallest value and sized component should be placed on the same side of the board as the amplifier, and as close as possible to the amplifier, and connected to the ground plane. This process should be repeated for the next larger value capacitor." Seite 22 Den Rsnub (hier nächster Widerstand im Signalpfad) möglichst nahe am Ausgang platzieren. "DRIVING CAPACITIVE LOADS ... The AD8045 output can drive 18 pF ..." Seite 23 "Excessive stray capacitance on the output also forms a pole, which degrades phase margin." Seite 22 Zitate von https://www.analog.com/media/en/technical-documentation/data-sheets/AD8045.pdf
Ja, da steht aber auch: "Placement of the capacitor returns (grounds), where the capacitorsenter into the ground plane, is also important. Returning the capacitors grounds close to the amplifier load is critical for distortion performance. Keeping the capacitors distance short, but equal from the load, is optimal for performance." Wenn ich mich an das von dir zitierte halte, dann sitzen die Cs nahe an den Pins und deren Masseanbindungen sind unterschiedlich weit von der Last entfernt. Wenn ich mich an das halte was ich jetzt zitiert habe, dann sitzen die Cs bei der negativen Versorgung etwas weg vom Pin, eben so wie in meinem letzten Layout. Aber gut, ich kann das ja alles ausprobieren. Es kommt also auf die Platine einmal mit vielen Vias zur Versorgungslage und einmal mit Ferrit. Die Position der Cs werde ich nicht variieren auf der Platine, da bräuchte ich sonst mehrere Platinen, das würde aufwändig und auch etwas teuer. Der hier als R_snub bezeichneten Widerstand werde ich noch näher an den Pin schieben.
Angehängte Dateien:
Wie schnell schaltet denn Dein OPV bzw. wie schnell kann oder soll er schalten? Die Schaltleistung holt er sich aus der Versorgung. Und wenn die mau ist, wird das Ergebnis entsprechend schlecht ausfallen. Zum einen spielt die Induktivität eine Rolle (PCB: ca. 1,2 nH/mm Leitungslänge) und zum anderen die Impedanz der Kondensatoren. Die kleineren Kapazitätswerte haben höhere Resonanzfrequenzen und sollten daher auch näher am Schalter positioniert werden. Im Anhang mal eine Grafik zum Thema. Du kannst ja bei der fertigen Platine die Kondensatoren nur schrittweise bestücken und zwischenzeitlich messen. Gut dürfte man den Effekt mit einer hochohmigen und niederkapazitiven FET-Probe (active probe) am Oszi sehen.
> Im Anhang mal eine Grafik zum Thema.
In der Grafik werden Äpfel mit Birnen verglichen. Dort hat z. B. der
100nF SMD-Kondensator 10nH Serieninduktivität und der 1nF hat 0.3nH. Es
sgibt keinen 100nF SMD-Kondnesator mit 10nH Serieninduktivität. In
0603-Bauform haben die SMD-Kondnesatoren ca. 1nH Serieninduktivität,
egal ob man da jetzt 100nF oder 1nF nimmt. Deshalb müssten die SMD-Cs in
dem Plot alle ca. 6Ohm Impedanz bei 1GHz zeigen. Hinzukommt natürlich
noch die Zuleitungsinduktivität auf der Leiterplatte.
Angehängte Dateien:
-
438503_2.jpg
360 KB
Zur Reduktion der Streukapazität würde ich unter den blau markierten Bereichen den Innenlayer entfernen. Lässt sich die hellblau markierte Leiterbahn am Pin 1 verkürzen? Denn deren Streukapazität hängt ebenfalls am Ausgang und reduziert die Phasenreserve. Einfluss siehe Seite 12 "Figure 37. Small Signal Transient Response with Capacitive Load" Am V+ würde ich die Plätze der beiden C vertauschen. Das kleinere C näher am Pin (violett eingezeichnet).
Vielen Dank! Habe die Änderungen teilweise übernommen. Der ADC hat ja 4 Eingänge, also möchte ich unterschiedliche Beschaltungen und Layouts testen. Natürlich würde ich gerne mahr als nur 4 verschiedene Dinge testen, aber da ist jetzt eben so. Ich habe jetzt Ferrit, viele Vias nach Masse, mit LC Filter, ohne LC Filter unterschiedliche Reihenfolge der Cs. Und dann natürlich noch den schönen Takt. Mit Bestückungsoption für verschiendene Oszillatoren. Ausserdem kann ich als Bestückungsoption entweder #CNV_enable und SCK auf der Platine erzeugen oder von aussen über den Digitalisolator einspeisen. Jetzt gucke ich noch nach Fehlern und danach wird bestellt.
Angehängte Dateien:
-
100n_0805.png
13 KB -
100n_simu.png
13 KB
Helmut S. schrieb: > In der Grafik werden Äpfel mit Birnen verglichen. Dort hat z. B. der > 100nF SMD-Kondensator 10nH Serieninduktivität und der 1nF hat 0.3nH. Es > sgibt keinen 100nF SMD-Kondnesator mit 10nH Serieninduktivität. Ich glaube, die Kurve die Du meinst, inkludiert die Zuleitungen (in der Legende steht "mit 2×12 mm Zuleitungen"). Die Kurve "ohne Zuleitungen" kommt aber ungefähr für übliche 100 nF Keramikkondensatoren hin. Anbei mal eine Messung, die ich gerade schnell an einem 100 nF Keramikkondensator in der Bauform 0805 gemacht habe (ich glaube der ist von Samsung). Die Bezugsebenen der Messung liegen an den äußeren Rändern der SMD-Pads und beinhalten somit keine Zuleitungen. Die Resonanz ist bei gut 13 MHz; zu höheren Frequenzen verhält er sich etwas gutmütiger als im Bild von Würth. Zum Vergleich auch nochmal eine ideale LC-Reihenschaltung mit gleicher Resonanzfrequenz.
> Die Resonanz ist bei gut 13 MHz
Hmm, da muss etwas faul sein.
13 MHz erhaelt man, zumindest ungefaehr, wenn man eine ganz
normale keramische Scheibe (47 nF) mit ihren Anschlussdraehten
(ca. 40 mm) zu einem Schwingkreis zusammenloetet und das ganze
dann mal an einen Dipper haelt.
===============
| |
----- |
----- |
| |
---------------
Mach doch mal ein Foto vom Aufbau.
svedisk ficklampa schrieb: > Mach doch mal ein Foto vom Aufbau. Der Kondensator sitzt auf so einer Test Fixture: https://www.mariohellmich.de/projects/trl-cal/img/trl-fixture.jpg Der VNA ist mit TRL und TRM-Extension so kalibriert, dass die Bezugsebenen direkt an den SMD Pads liegen. > Hmm, da muss etwas faul sein. Um die 10 MHz Eigenresonanzfrequenz und 1 nH Serieninduktivität sind aber nicht ungewöhnlich für einen 100 nF-Keramikkondensator in 0805. Siehe auch hier, Figure 4 und Table 1: https://www.avx.com/docs/techinfo/CeramicCapacitors/parasitc.pdf
Ich seh gerade, ich meine die Parallelresonanz. Ich messe immer die Dämpfung vom Bauteil in die Schaltung hinein. Da wäre dann wohl bei 13 MHz das Maximum. Bei der Parallelresonanz wäre dort ein Minimum :-).
Angehängte Dateien:
Helmut S. schrieb: > Es gibt keinen 100nF SMD-Kondnesator mit 10nH Serieninduktivität. ... > Hinzukommt natürlich > noch die Zuleitungsinduktivität auf der Leiterplatte. Die sind nach meinem Verständnis dort mit dargestellt. Meine Messungen mit 100 nF (1x THT, 1x SMD) direkt am Ausgang eines VNA bringen vergleichbare Ergebnisse. Mario H. schrieb: > Der Kondensator sitzt auf so einer Test Fixture: Danke. Ist gleich auf meine TODO-Liste gewandert...
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.