www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Programmierbare Logik fuer Decodierung von Audio-Dateien?


Autor: september (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

mich wuerde mal interesieren in wie weit CPLDs, FPGAs usw. fuer die
Decodierung von MP3 und OGG-Vorbis Dateien geeignet sind. Und ob man
vielleicht sogar einen kompletten MP3-Player darauf realisieren kann.
Die iPods verwenden anscheinend einen Dualcore-ARM-Prozessor.

Danke fuer eure Antworten
Sebastian

Autor: TheMason (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
vergiss cpld ... die reichen nie und nimmer.
fpga : möglich, aber aufwendig, da du erstmal einen prozessor/dsp im
fpga implementieren mußt der mp3/ogg dekodieren kann (setzt dann auch
ein programm für diesen prozessor voraus)
evtl würde ein microblaze (soft-prozessor für fpga) von xilinx soviel
power bieten, aber dann mußt du halt noch das decoder-programm haben
und entsprechend anpassen.
also möglich ists bestimmt aber ich denke sehr aufwendig

gruß
rene

Autor: Xenu (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert

Autor: Alban (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Der Vorteil vom FPGA ist, dass man die zeitintensive Verarbeitung direkt
in Logik implementieren kann. Alles nur in eine Prozessor auf einen FPGA
zu packen bringt keinen großen Vorteil.

Für MP3 hat mal ein Projekt bei opencores.org angefangen.

http://www.opencores.org/projects.cgi/web/mp3decod...

Da gibt es auch VHDL Logik, weiß nur nicht in wie weit die
fortgeschritten ist.

Autor: Hornet (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Warum das Rand neu erfinden. Wenn sonst auch geht?

Autor: Jürgen Schuhmacher (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hm, für derart algorithmische Aufgaben sollte man doch lieber zu einem
DSP und Hochsprachenprogrammierung greifen. Im PLD müsste man ja auch
zumindest eine ALU realisieren, wenn nicht gleich eine FP-Architektur.
Sonst musst Du alles auf Festkomma umstellen was sehr aufwändig ist.
Wenn Du alternativ den C-code geparst im FPGA benutzt, ohne binär zu
optimieren, dann hast du am Ende nichts wirklich schnelleres als einen
DSP, wobei die hartverdrahteten Rechenstrukturen im Silizium sicher
sogar noch effektiver rennen, als "hinprogramierte". :-)

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.