www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Glitches


Autor: Sebastian (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

so ich habe meine RX-UART-Routine absolut erfolgreich simuliert :-).
Nun habe ich sie auf mein Spartan3 Starterkit geladen und dort
funktioniert sie auch :-).

Ich schicke ein Byte über die RS232 meines PC an das Starterkit und
dort lasse ich mir das Byte auf LEDs anzeigen. Jetzt habe ich noch
folgendes Problem:

Immer wenn mein Code ein empfangenes Byte auf die LEDs schreibt sehe
ich, das die LEDS ganz kurz aufblitzten (glitchen) bevor sie mir das
Byte richtig anzeigen.

In der Simulation ist kann ich kein Glitch feststellen. Meine Idee, hat
das was mit den IOBs zu tun? Kann ich das mit Constraints in den Griff
bekommen???

Sebastian

Autor: Jörn (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Was für eine Simulation hast du durchgeführt? Auf RTL Ebene?
Mach mal eine Post P&R Simulation, ob dort die Glitches auftauchen.

Viele Grüße
Jörn

Autor: Thomas R. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Mit welcher Taktung arbeitest du - Typische glitches entstehen ja nur
durch die unterschiedlichen laufzeiten durch kombinatorische logik, und
die würdest du auf led's vermutlich nicht sehen....

Autor: Daniel R. (daniel_r)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich würde mal sagen, dass ein üblicher Glitch, der vom FPGA ausgeht
niemals an den LEDs zu erkennen ist. Das ist viel zu kurz um es zu
sehen.

Autor: Daniel R. (daniel_r)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Oha...
das sagte Thomas ja schon

Autor: Jürgen Schuhmacher (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das hört sich eher nach einem unsauber konfigurierten port an. Ist da
gfs manchmal was auf input in einem Umschaltfalle?

Autor: Sebastian (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,
sorry für das verspätete Feedback. Ostern da hat man auch noch andere
Verpflichtungen...
Also ich hab' noch mal eine UART-Schnittstelle geprogt wieder gleiches
Verhalten..  :-(

Ich hab auch mal eine "Simulate Post-Place & Route VHDL Model"
durchgeführt. Da sind aber auch keine Glitches zu entdecken.

Ich bekomme allerdings folgende Warnung zur der ich bei Xilinx nichts
finden kann:

Bitgen:200 - CLKFX periode 50000 ps is greater then maximum of 41700
ps.

Verletzte ich damit irgendwas ernsthaft??????????????

Danke für Eure Tipps,
Sebastian (B).

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.