[VHDL] endl. Automat

[BuTze (Gast)]

hi!

ich würde gerne einen Counter als endlichen automaten in VHDL
realisieren. Beim Compilieren bekomme ich jedoch immer folgenden
Fehler:

ncelab: *E,CSGMSS: multiple sources for unresolved signal: NEXT_STATE
[4.3.1.2].
           Building driver for signal :COUNTER_TB:DUT:NEXT_STATE from
process: :COUNTER_TB:DUT:REG:


mit dem kann ich leider nichts anfangen. scheint irgendwie so zu sein,
dass mein Automat nicht deterministisch ist, oder seh ich das falsch?

bin hier schon richtig am verzweifeln -  Tante google konnte mir leider
auch nicht weiter helfen :(

[BuTze (Gast)]

...man sollte die Datei vorher abspeichern, bevor man sie abschickt...

[Matthias (Gast)]

ganz einfach: es darf immer nur ein prozess schreibend auf ein signal
zugreifen, alle anderen dürfen den Wert nur auslesen. Bei dir versuchen
beide Prozesse den Wert des Signals NEXT_STATE zu ändern, und das ist
nicht erlaubt.
Das genaue Problem liegt dabei in folgender Zeile:
    else NEXT_STATE <= CURRENT_STATE;  --akt. zustand in Next_State und
idlen

[BuTze (Gast)]

hi!

vielen dank für die antwort - habs jetzt hingekreigt!!!

Merke: Nur ein process darf schreibend auf ein Signal / eine Variable
zugreifen!