Hallo zusammen, in einem Schrittmotortreiber mit externer Endstufe werden 2 verschiedene SOIC 8 NMOS Schalter untersucht. Speziell bei den Fast Decay Passagen (Also Umpolen der Brücke) entstehen unschöne Stromspitzen und allerlei Klingelei in der Brücke. Es handelt sich dabei nicht um Shot-Through oder dergleichen. Allerdings tue ich mich bei der konkreten Erklärung des gemessenen noch schwer. Aktuell stellen sich mir folgende Fragen: 1) Wieso schalten die CSD8853 deutlich schneller als die IRF7351. Laut Datenblatt ist das für mich nicht so ersichtlich. Wohl aber in Messung und Simulation. Außerdem ist es so, dass beim erreichen des Miller-Plateau beim IRF noch ca. 75% der Drainspannung anliegen, der CSD aber am Drain quasi schon bei fast 0V ist, das dv/dt am Drain ist ungleich höher. 2) Welche Eingenschaften der Schaltung / der Fets sorgen für das gezeigte Verhalten das auf den Oszi-Bildern zu sehen ist. Vielleicht kann mir jemand dazu noch ein paar Details geben. Die CDS scheinen erheblich stärkeres und hochfrequentes klingeln aufzuweisen. Ausserdem ist bei Ihnen kein so ausgeprägtes Miller-Plateau zu erkennen. Messung: Alle Signale sind mit Referenz auf Masse gemessen, beinhalten also auch den Spannungsabfall über dem Shunt (Habe leider keine Diff-Tastköpfe die die knapp 44V an den Gates aushalten). Die Messung ist mit Spitze + kurzer GND-Feder, minimale Loop Area. Beide Schaltungen sind bis auf die FETS identisch. Im Bild je eine Messung mit dem CDS im Overlay mit dem IRF. CDS sind die stärker gesättigten und benannten Kurven, IRF die "REferenzkanäle"
Angehängte Dateien:
Wie kannst du eigentlich so hochfrequente Stromänderungen über den Shunt messen, durch die 100n sollte der Shunt für die gezeigten Frequenzen komplett kurzgeschlossen sein.
Udo S. schrieb: > Wie kannst du eigentlich so hochfrequente Stromänderungen über den Shunt > messen, durch die 100n sollte der Shunt für die gezeigten Frequenzen > komplett kurzgeschlossen sein. Ich vermute, dass das ESL von den 100n evtl in dem Frequenzbereich schon größere Ströme durch den C bremst. Beweisen kann ich es natürlich nicht. Allerdings ist die Messung denke ich kein Artefakt. Oszispitze mit Federklemme direkt an den Vias des Kelvin-Kontakts vom Shunt. Den Gedanke hatte ich natürlich auch schon. Der C gibt ja auch schon Hinweise darauf, dass der Ersteller des Designs evtl Schwierigkeiten mit Strompeaks hatte.
cab_leer schrieb: > Hallo zusammen, > > in einem Schrittmotortreiber mit externer Endstufe werden 2 verschiedene > SOIC 8 NMOS Schalter untersucht. Speziell bei den Fast Decay Passagen > (Also Umpolen der Brücke) entstehen unschöne Stromspitzen und allerlei > Klingelei in der Brücke. Es handelt sich dabei nicht um Shot-Through > oder dergleichen. Dein Screenshot sagt was anderes. Highside ist noch voll offen, als Low-Side schon öffnet. Nur weil die Spannung am Gate 0V ist, bedeutet das noch lange nicht dass der FET schon sperrt. Mosfets in ns Schalten zu wollen, bedarf heftiger Ströme. Da sind die Gatewiderstände schon viel zu groß. Totzeit vergrößern. Treiberleistung der Gates vergrößern.
:
Bearbeitet durch User
Roland E. schrieb: > Mosfets in ns Schalten zu wollen, bedarf heftiger Ströme. Da sind die > Gatewiderstände schon viel zu groß. Das denke ich auch...im DB sind bei den entsprechenden rise- und falltimes 1,8 Ohm als Gate Widerstand angegeben: https://www.infineon.com/dgdl/Infineon-IRF7351-DataSheet-v01_01-EN.pdf?fileId=5546d462533600a4015355f6acf81b7b Man sollte sich zumindest an den Werten orientieren
vll. hilft das unter "Treiberleistung" weiter: https://www.mikrocontroller.net/articles/Treiber#Besonderheiten_beim_Treiberaufbau
Roland E. schrieb: > Dein Screenshot sagt was anderes. Highside ist noch voll offen, als > Low-Side schon öffnet. Nur weil die Spannung am Gate 0V ist, bedeutet > das noch lange nicht dass der FET schon sperrt. > > Mosfets in ns Schalten zu wollen, bedarf heftiger Ströme. Da sind die > Gatewiderstände schon viel zu groß. > > Totzeit vergrößern. Treiberleistung der Gates vergrößern. Von den Zeiten her ist er eigentlich längst zu. Also das Gatepotential ist schon >200ns vor dem Schaltpunkt deutlich unter Vth. td + tf sind ja <30ns. Kann es das wirklich sein? Ausserdem sind FETs bei shot-through in der regel dann auch zeitnah tot. Der Treiber funktioniert aber tadellos und wird gerademal handwarm bei 6A Motorstrom
LowSide Right zündet sogar kurz noch mal nach. Vermutlich zieht dir die Gegenindution das S-Potential runter.
tf = 6.7 td = 17 für den IRF tf = 19 td = 5 für den CSD das ist in Summe kaum ein Unterschied gemessen an der Totzeit des Gate-Treibres. die Liegt bei etwa 600ns zwischen High Side Aus und Low Side an. Selbst bei 3*tau fürs Gate (100 Ohm * 1.3nF) kommen wir nur auf 390ns. Und da ist die Spannung schon LANGE unter Vth. Da kommt dann noch td + tf von miraus dazu, und selbst dann sind wir noch nicht bei 600ns.
Roland E. schrieb: > LowSide Right zündet sogar kurz noch mal nach. Vermutlich zieht dir die > Gegenindution das S-Potential runter. Bist du sicher? Vergiss nicht, dass das nicht Vgate ist sondern Vgate +Vshunt. Wenn man also die 1. Trace abzieht....
cab_leer schrieb: > Roland E. schrieb: >> LowSide Right zündet sogar kurz noch mal nach. Vermutlich zieht dir die >> Gegenindution das S-Potential runter. > > Bist du sicher? Vergiss nicht, dass das nicht Vgate ist sondern Vgate > +Vshunt. Wenn man also die 1. Trace abzieht.... WIe groß ist dein Shunt? 20mOhm? WIe viel Strom muss da fließen, um deine Messung um 2..4V zu verfälschen? Es gibt eine ganz einfache Möglichkeit zu testen, ob die Schaltzeiten dein Problem sind: Vergrößere Schrittweise deine Totzeiten, und schaue ob das Problem größer oder kleiner wird. Denke in Millisekunden. Für Nanosekunden ist deine Schaltung nicht geeignet. PS: Ich weiß auch nicht, wo du deine 300ns und mehr Verzögerung zwischen den Schaltpunkten siehst? Ich sehe die Kurven am Triggerpunkt, und dort ist für die linke Seite schon mal beide Vg >>0V und für die rechte Seite auch. PPS: Highside left ist dein größeres Problem, das Gate ist bei t=0 noch lange nicht ausgeräumt auch wenn du bei etwa t-400ns damit anfängst. Das passiert erst durch die Stromspitze und die damit verbundenen Verschiebungen deiner Potentiale auf dem Board.
:
Bearbeitet durch User
Der Treiber hat mehr als genug Leistung. Ist ein Allegro. Die Widerstände sind (vermutlich) so hoch gewählt um die Abstrahlung zu verringern. Auch der Kondensator am Shunt deutet auf EMV-gebastel hin. Ich kann morgen mal versuchen die Shunts deutlich kleiner zu machen. Weniger als 30...50Ohm geht aber nicht. So viel hat der Allegro intern. Auf dem Board sind nur 50 Ohm.
cab_leer schrieb: > Der Treiber hat mehr als genug Leistung. Ist ein Allegro. Die > Widerstände sind (vermutlich) so hoch gewählt um die Abstrahlung zu > verringern. Auch der Kondensator am Shunt deutet auf EMV-gebastel hin. > Ich kann morgen mal versuchen die Shunts deutlich kleiner zu machen. > Weniger als 30...50Ohm geht aber nicht. So viel hat der Allegro intern. > Auf dem Board sind nur 50 Ohm. ?!? 50Ohm Shunt? für 6A? 300V (1,8kW) nur über den Schunt? Dann passt dein Schaltbild nicht zu deinem Oszibild.
:
Bearbeitet durch User
Roland E. schrieb: > ?!? 50Ohm Shunt? für 6A? 300V (1,8kW) nur über den Schunt? Sorry, ich meinte Gate-Widerstand.
cab_leer schrieb:
Welches L ist für den Shunt angegeben? Wenn das im Datenblatt angegeben
ist fordere die Info vom Hersteller an....
es gibt auch ein Tau das sich aus L und R berechnen läßt...
Angehängte Dateien:
MiWi schrieb: > Welches L ist für den Shunt angegeben? Wenn das im Datenblatt angegeben > ist fordere die Info vom Hersteller an.... Muss ich morgen schauen. Sind 2 1206er 40mOhm parallel. Wird nicht super viel sein. Muss auch keinen Lagenwechsel machen. Roland E. schrieb: > PS: Ich weiß auch nicht, wo du deine 300ns und mehr Verzögerung zwischen > den Schaltpunkten siehst? Ich sehe die Kurven am Triggerpunkt, und dort > ist für die linke Seite schon mal beide Vg >>0V und für die rechte Seite > auch. Ich habe ein beschriftetes Bild angehängt. Erste senkrechte Linie: Brücke wird komplett ausgeschaltet. 2. Senkrechte Linie: Induktivität des Motors wird umgepolt (Fast Decay). Grün habe ich das GS-Potential des Highside-Fet auf die Y-Achse abgetragen. Ich bin der Meinung der ist >>30ns vor dem 2. Schaltpunkt (2. senkrechte Linie) bereits auf Vgs = 0. (Vs ~36V)
Ich habe die Datenblätter der FETs nicht gelesen, es geht hier gerade um Grundsätzliche Dinge, wo es nicht auf die paar nC und Ugsth der einzelnen Typen ankommt. Ja, was du schaltst ist eine Sache, was deine FETs machen die wichtigere. An deinem gewählten Triggerpunkt sind, lt deinem Screenshot, mehr als zwei FETs offen. Das ist deine Stromspitze. Zusätzliches Problem ist wohl auch, dass dein aktiv Bremsen nicht richtig funktioniert, und dir dein Motor mit der Bremsenergie die Systemmasse versaut. Das sind die 2..4V Ugs am LowSide Right im Triggerpunkt. Und die reichen schon um dort wieder Strom fließen zu lassen. Überschlage mal Spaßenshalber, welche Energie in deinem Motor stecken kann, und mit welchen Kapazitäten du die abfangen musst, um deine Masse halbwegs stabil zu halten. Zusatzaufgabe: Welcher Strom kann in dem Moment maximal fließen. Wenn du dann das hast, kannst du mal überschlagen, ob dein Allegro die (bis zu zweistelligen) Ampere und die Boostspannung aufbringen kann, um deine Gates in der geforderten Zeit umzuladen. Du nutzt N-FETs. Die Gates sollten dann für "an" etwa 10V Ugs "sehen". Schafft deine Versorgung das überhaupt? PS: Zeichne dir doch mal die Substratdioden der FETs mit ins Schaltbild. Dann sihst du besser, was da beim Abschalten passiert.
:
Bearbeitet durch User
Roland E. schrieb: > An deinem gewählten Triggerpunkt sind, lt deinem Screenshot, mehr als > zwei FETs offen. Das ist deine Stromspitze. Das hast du jetzt mehrfach behauptet aber immernoch nicht erklärt. Woran machst du fest dass mehr als 2 FETs offen sind? High Side Right wird angesteuert und Low Side Left. Hight Side Left ist schon relativ lange low am Gate, länger als alle geforderten Zeiten, also nicht nur ein Faktor 2. Bleibt spekulativ noch der Low Side Right der ggf. öffnet. Das Source-Potential kennen wir. Das ist identisch mit der gelben Trace. Roland E. schrieb: > Zusätzliches Problem ist wohl auch, dass dein aktiv Bremsen nicht > richtig funktioniert, und dir dein Motor mit der Bremsenergie die > Systemmasse versaut. Hier wird nicht gebremst. Das ist das Fast Decy des Allegro-Treibers. Der Bremst nicht, wir sind einfach im 2. Viertel der Sinuswelle. Das ist auch kein Timing, dass ich erzeuge sondern erzeugt der Allegro-treiber selbst. Ich gebe "nur" die Strom-Sollwerte für 6-Bit Strom Dac vor (Sinustabelle). Im fallenden Teil der Kurve (pi/2 bis pi) macht der treiber automatisch fast decay und polt die Wicklung um um den Strom schneller abzubauen. Roland E. schrieb: > und dir dein Motor mit der Bremsenergie die > Systemmasse versaut. > > Das sind die 2..4V Ugs am LowSide Right im Triggerpunkt. Und die reichen > schon um dort wieder Strom fließen zu lassen. Nein, kann nicht sein. Wenn die Masse so stark springen würde, wäre das ja auch über dem Shunt zu messen. Ist aber nicht so. Signal am Shunt << Signal am Low Side Gate Roland E. schrieb: > Überschlage mal Spaßenshalber, welche Energie in deinem Motor stecken > kann, und mit welchen Kapazitäten du die abfangen musst, um deine Masse > halbwegs stabil zu halten. Zusatzaufgabe: Welcher Strom kann maximal > fließen. A) Es wird hier nicht gebremst, kein generatorischer Betrieb im Screenshot B) es fließen ca. 6A in den Schrittmotor (auch mit Stromzange gemessen). Es wird mit 400µF low ESR Elko + 10µF Keramik direkt an der H Brücke abgefangen. Plus das übliche 100nf + 10nf. Roland E. schrieb: > Wenn du dann das hast, kannst du mal überschlagen, ob dein Allegro die > (bis zu zweistelligen) Ampere und die Boostspannung aufbringen kann, um > deine Gates in der geforderten Zeit umzuladen. Du nutzt N-FETs. Die > Gates sollten dann für "an" etwa 10V Ugs "sehen". Der Allegro kann das, der ist genau dafür gemacht. Wie schnell die Gates umgeladen werden sieht man ja auf dem Oszi. Das passt auch in der Messung sehr gut zur Überschlägigen Rechnung 100R + 1.3nF. Die Fets leiten ab ca 3..4V (je nach Temperatur). Bei 5 V gehen schon ca. 30A. Die Gates sehen etwa 12V.
Roland E. schrieb: > PS: Zeichne dir doch mal die Substratdioden der FETs mit ins Schaltbild. > Dann sihst du besser, was da beim Abschalten passiert. Ja das habe ich gemacht. Bin mir allerdings nicht sicher, ob ich da richtig denke. Theoretisch müssten die ja in der eingezeichneten Td den Stromfluss übernehmen. Aber welche ist dann Aktiv? und müsste sich das nicht in einem Sprung in den Potentialen der Swtich Node abzeichnen?
cab_leer schrieb: > welche ist dann Aktiv? Sind (genau wie zuvor durchgeschaltete Fet Kanäle braucht's zwei). Die L wird quasi "entladen", bei ident. Stromrichtung verringert sich der Absolutwert des Stroms. Da gibt's keine Auswahl, welche.
cab_leer schrieb: > Also das Gatepotential > ist schon >200ns vor dem Schaltpunkt deutlich unter Vth. cab_leer schrieb: > Alle Signale sind mit Referenz auf Masse gemessen, Miss mal tatsächlich über G-S, nicht gegen Masse. Wenn es Dir das Source-Potential "runterzieht", hast Du relativ gesehen immernoch eine Volt am Gate. Nich gegen Masse, aber wohl gegen Source. Darum muss man das Referenzpotetial zur Gate-Ansteuerung immer am Source-Pin "abgreifen", wenn ich das mal so schreiben darf..
cab_leer schrieb: > MiWi schrieb: >> Welches L ist für den Shunt angegeben? Wenn das im Datenblatt angegeben >> ist fordere die Info vom Hersteller an.... > > Muss ich morgen schauen. Sind 2 1206er 40mOhm parallel. Wird nicht super > viel sein. Muss auch keinen Lagenwechsel machen. > Fein.. doch nimm Dir die Zeit und rechne Dir das Tau aus. LT-Spice ist Dein Freund. Es ist immer wieder erhellend was bei solchen Shunts passiert wenn man sehr schnell messen kann und dabei die parasitären Effekte ignoriert, die bei diesen Schaltfrequenzen dann eben nicht mehr parasitär sind. Und - ich denke es wurde schon gesagt - die Gateströme der Lowside gehen 1:1 auch Durch Deinen Shunt... btw: Mit welchem Oszi hast Du diese Kurven aufgenommen?
Ich habe mir gerade die Daten nochmal angeschaut. Speziell die Spannungen an den Switch Nodes. Die Sind zwischen -400...-75ns bei -0.65V am rechten und +36.68 am linken Switch Node. Ich leite daraus ab, dass die Bodydioden von Links oben und rechts unten aktiv sind und der Brückenstrom jetzt durch sie weiter fließt. Damit wäre aber aus meiner Sicht auch bewiesen, dass die Fets aus sind. Der Strompeak entseht bei beiden FET-Typen, kann also an sich erstmal nicht zu dem Unterschwinger im Grünen Signal gehören. Von den Zeiten her würde es zum Reverse Recovery passen. Könnte es sein, dass es sich um eine Art "Shot trough" mit Strompfad durch Lowside-Fet und Highside Bodydiode handelt? Ein bisschen dagegen spricht, dass die reverse recovery charge beim IRF fast ein Fakto 2 größer ist als beim CSD Weitere Frage: weiss jemand wieso beim CSD unter sonst gleichen Bedingungen die Switch Node ein viel größeres dV/dt sieht?
MiWi schrieb: > Und - ich denke es wurde schon gesagt - die Gateströme der Lowside gehen > 1:1 auch Durch Deinen Shunt... Die sind ja aber durch Treiberausgangs und Gatevorwiderstand limitiert oder? Das wären bei etwa 100 Ohm und 12V ~ 120mA... MiWi schrieb: > btw: Mit welchem Oszi hast Du diese Kurven aufgenommen? Das ist ein Tek https://www.tek.com/de/products/oscilloscope/5-series-b-mso-mixed-signal-oscilloscope PS: bin extrem zufrieden damit. Geiles Teil. Bin normal eher im fA / nV analogen Bereich zu Hause. Wollte daher eins mit >8Bit ADC ..und von der Bedienung ist es toll.
Hallo Solange der Induktionsstrom beim abgeschalteten Low-Side durch Body-Diode fliesst, darf der High-Side FET nicht aktiviert werden. Die normale Body-Diode ist sehr langsam beim Sperren und da passiert dann ein Shot-Through, obwohl der Low-Side FET von der Ansteuerung eigentlich gesperrt ist.
Robert schrieb: > Solange der Induktionsstrom beim abgeschalteten Low-Side durch > Body-Diode fliesst, darf der High-Side FET nicht aktiviert werden. Die > normale Body-Diode ist sehr langsam beim Sperren und da passiert dann > ein Shot-Through, obwohl der Low-Side FET von der Ansteuerung eigentlich > gesperrt ist. Aber das würde ja das ganze Konzept vom Fast Decay Ad absurdum führen. Das kann's so nicht sein.Sinn der Aktion ist es ja, den Spulenstrom schneller abzubauen als nur über die Bodydioden oder über einschalten beider Low oder beider High Side Fets.
Das ist alles gut und richtig, nur nicht die Body-Dioden verwenden. Parallel dazu Fast-Recovery oder Schottky Diode verwenden. Wenn der Spannungsabfall der externen Diode zu hoch ist, eine Diode in Serie zum FET. Oder ein Snubber am FET, dass die Body-Diode nicht aktiviert wird, bis der andere FET eingeschaltet wird.
cab_leer schrieb: > MiWi schrieb: >> Und - ich denke es wurde schon gesagt - die Gateströme der Lowside gehen >> 1:1 auch Durch Deinen Shunt... > > Die sind ja aber durch Treiberausgangs und Gatevorwiderstand limitiert > oder? Das wären bei etwa 100 Ohm und 12V ~ 120mA... eins der Dinge die ich beim Analysieren von Oszikurven die mir nicht auf Anhieb klar sind gelernt habe: "ja aber" Annahmen sind immer nachzurechnen und zu verstehen und nicht als "nicht wirklcih wichtig weil Effekte eh so gering" anzunehmen. Das betrifft vor allem alles wo es wirklich schnell wird und daher Leitungs-L, Bauteil-L/C usw usf ins Spiel kommen. PS - Danke für die Oszi-Info.
MiWi schrieb: > "ja aber" Annahmen sind immer nachzurechnen und zu verstehen und nicht > als "nicht wirklcih wichtig weil Effekte eh so gering" anzunehmen. Da bin ich völlig bei dir. Die Rechnung habe ich ja präsentiert. Im LT-Spice ist der Gatestrom mit 8mA Peak und einem völlig gutmütigen Zeitverlauf auch unauffällig Als Leistungs-Elektronik Rookie hab ich vllt auch aktuell nicht den Blick um mehr zu sehen. Man könnte natürlich anfangen parasitics ins Modell einzubauen und Leiterbahnen / SMD Packages zu schätzten. Hab ich auch gemacht. Damit kann man in der Simulation halt alles und nichts erzeugen.
Nur zum Verständnis: 'Fast decay' ist nichts anderes als Aktiv bremsen. Die Energie in deinem Motor wird aktiv kurz geschlossen. Das kann entweder passieren indem die Energie in einem Zwischenkreis landet, oder sie wird gegen die Versorgung kurzgeschlossen. Das resultiert in einen (heftigen) Energieverbrauch. Dein Unbekannter Treiber (Allegro hat nur DEN einen) tut offenbar letzteres. Und 400uF als Puffer für nen 6A Motor sind ein Witz. Da kannst du locker mit dem 100fachen ran gehen. Das die FETs noch offen sind, ist an der Spannung am Gate zu sehen. Bsp HighSideLeft: Du hast dort drei 'Rampen': 1. Das abgeschaltete Gate als näherungsweise ausklingende Funktion 2. Etwas steiler und gerade das beginnende Abschnüren bis zum Triggerpunk 3. Das Ausräumen und Sperren nach dem Triggerpunkt. Auf der Lowside ist in grün dann sogar einnochmaliges Zünden als Buckel von etwa 2..4V zu sehen. Da du selber in die Timings nicht direkt eingreifen kannst, schaue ins DaBla was dein Treiber für Optionen hat. Ja, du bewegst dich hier schon ein gutes Stück aus der Kleinsignaltechnik heraus. Von Leistungselektronik mag ich noch nicht sprechen, aber die Probleme lernst du gerade kennen.
Roland E. schrieb: > 'Fast decay' ist nichts anderes als Aktiv bremsen. > Die Energie in deinem Motor wird aktiv kurz geschlossen. Das kann > entweder passieren indem die Energie in einem Zwischenkreis landet, oder > sie wird gegen die Versorgung kurzgeschlossen. Das resultiert in einen > (heftigen) Energieverbrauch. Dein Unbekannter Treiber (Allegro hat nur > DEN einen) tut offenbar letzteres. Vielleicht ist es Wortklauberei, aber es ist natürlich KEIN bremsen. Der Treiber macht das während der Beschleunigung des Schrittmotors. Eine Phase baut Strom ab, die andere Baut im gleichen Maß Strom auf (ein klein bisschen ripple gibt es). Es ist eben NICHT mit dem aktiven Bremesen z.B. eines DC oder BLDC zu vergleichen. Es geht um den Stromabbau in der Spule nicht um das verheizen von generatorisch erzeugter EMF. Roland E. schrieb: > Und 400uF als Puffer für nen 6A Motor sind ein Witz. Da kannst du locker > mit dem 100fachen ran gehen. Der Ripple an diesen (und an den kleinen Kondensatoren direkt an der Brücke) ist im Bereich von 250mV peak. So verkehrt kann's nicht sein. Roland E. schrieb: > Das die FETs noch offen sind, ist an der Spannung am Gate zu sehen. Bsp > HighSideLeft: Du hast dort drei 'Rampen': > 1. Das abgeschaltete Gate als näherungsweise ausklingende Funktion > 2. Etwas steiler und gerade das beginnende Abschnüren bis zum > Triggerpunk > 3. Das Ausräumen und Sperren nach dem Triggerpunkt. Das ist so nicht richtig. 1. Die Abklingende Funktion ist der Tiefpass aus 50Ohm Allegro + 50 Ohm Gatewiderstand + 1.33nF Gatekapazität. Das Plateau zwischen ~-400ns und -50ns zeigt, dass die Bodydiode des High Side Left Fet bereits leitend ist (Liegt etwa 0.7V höher als die Versorgungsspannung). Auch die Messung am Swtich Node selbst zeigt 36.7V 2. Das ist meiner Intperpretation nach der einsetzenden Leitfähigkeit von Low Side Left zu verdanken und geht synchron mit dessen Gate-Signal und dem Strom (gelb). 3. da fehlt mir die Erfahrung um das zu beurteilen. Low Side Right sieht zwar einen unschönen Anstieg, beim IRF noch hässlicher als beim CSD, aber es fließt kein Strom. Habe ich nochmal explizit nachgemessen. Das Gat bleibt >>1V unterhalb Vth
Diese Lektion musste ich vor 15 Jahren auf die harte Tour lernen. Erhellende Lektüre war 8. BE CAREFUL WHEN USING THE INTEGRAL BODY-DRAIN DIODE aus AN-936 "The Do's and Don'ts of Using MOS-Gated Transistors" von International Rectifier. https://archive.eetasia.com/www.eetasia.com/ARTICLES/2003JUN/A/2003JUN27_AMD_POW_AN3.PDF?SOURCES=DOWNLOAD Der Strompeak ist der Recovery-Strom der Body-Dioden. Du musst versuchen, die Totzeit so kurz einzustellen, dass der Spulenstrom nahtlos z.B. vom unteren in den oberen FET wechselt, ohne dass die Body-Dioden nennenswert leitend werden. Einzige Alternative ist, die Gate-Rs so groß zu wählen, dass die Body-Dioden langsam recovered werden. Das verursacht aber relativ hohe Verlustleistung. In meinem DSP-gesteuerten Stepper-Treiber berechne ich die Totzeit on the fly, weil sie wegen der unterschiedlichen Phasen-Ströme und damit Schaltzeiten unterschiedlich ist. Heute verwende ich den POWERSTEP01 (10A 85V) von ST.
eProfi schrieb: > Der Strompeak ist der Recovery-Strom der Body-Dioden. > Du musst versuchen, die Totzeit so kurz einzustellen, dass der > Spulenstrom nahtlos z.B. vom unteren in den oberen FET wechselt, ohne > dass die Body-Dioden nennenswert leitend werden. Danke! Deine Einschätzung deckt sich mit meinem letzten Stand der Überlegungen. Hast du ggf. auch eine Idee wieso die Switch Node beim CSD viel schneller umgeladen wird als beim IRF? Aus dem Datenblatt ist das für mich so nicht ersichtlich. Beim CSD kommt es in Folge dann auch zu einem deutlichen ringing wie auf den Bildern zu sehen. Denkst du, das liegt im deutlich größeren dV/dt? dI/dt scheint ja, wenn ich mir die shuntsignale so anschaue relativ ähnlich zu sein? Damit komme ich auch schon zu meiner nächsten Frage: wieso kann di/dt sich unabhängig von dV/dt ändern?
cab_leer schrieb: > 1. Die Abklingende Funktion ist der Tiefpass aus 50Ohm Allegro + 50 Ohm > Gatewiderstand + 1.33nF Gatekapazität. Das Plateau zwischen ~-400ns und > -50ns zeigt, dass die Bodydiode des High Side Left Fet bereits leitend > ist (Liegt etwa 0.7V höher als die Versorgungsspannung). Auch die > Messung am Swtich Node selbst zeigt 36.7V Wieso sollte die Bodydiode des HighSideLeft sich gerade im "Recoverymodus" befinden? Die hatte doch bis zum Abschalten bei knapp 800ns gar keinen Strom tragen müssen (hat der Mosfet ja selber gemacht), so daß die doch gar nix zu recovern hat. Und von einer induktiven Spitze, die nach unten gehen müsste, bzw. auf der anderen Seite nach oben, ist da auch nix zu sehen, obwohl der Strom durch den Shunt bis zum Peak negativ zu sein scheint. Irgendwie paßt das alles nicht so recht zusammen ...
Jens G. schrieb: > Wieso sollte die Bodydiode des HighSideLeft sich gerade im > "Recoverymodus" befinden? Die hatte doch bis zum Abschalten bei knapp > 800ns gar keinen Strom tragen müssen (hat der Mosfet ja selber gemacht), > so daß die doch gar nix zu recovern hat. Und von einer induktiven > Spitze, die nach unten gehen müsste, bzw. auf der anderen Seite nach > oben, ist da auch nix zu sehen, obwohl der Strom durch den Shunt bis zum > Peak negativ zu sein scheint. > Irgendwie paßt das alles nicht so recht zusammen ... Das sagt so glaube ich auch keiner? Bis ~-800ns ist der HS Left leitend. Dann wird der ausgeschalten, seine Bodydiode übernimmt den Stromfluss (daran zu sehen, dass Switchnode Left etwa eine Diodenspannung über der Versorgung liegt). Ab etwa -30...-25ns beginnt Low Side left zu leiten, die Switch Node fällt im Potential und die Bodydiode Highside Left beginnt zu sperren -> Recovery, oder sehe ich das Falsch? Der Strompeak ist die Folge von öffnendem LS Fet und noch leitender Bodydiode HS Left. So mein Stand der Interpretation. In Spice sieht das auch etwa so aus.
cab_leer schrieb: > seine Bodydiode übernimmt den Stromfluss Die internen Schutzdioden würde ich nicht belasten, solange es schnelle Schutzdioden gibt, da nur zusätzlich Wärme im MOSFET entsteht.
cab_leer schrieb: > etwa eine Diodenspannung über der Versorgung liegt). Ab etwa -30...-25ns > beginnt Low Side left zu leiten, die Switch Node fällt im Potential und > die Bodydiode Highside Left beginnt zu sperren -> Recovery, oder sehe > ich das Falsch? Wenn eine Spule abgescghaltet wird, erzeugt diese doch eine Spannungsspitze, allerdings mit umgekehrter Polarität. D.h., man müsste beim HighSideLeft einen Spannungssprung nach unten (0V-Uf) sehen, und die Diode des LowSideLeft müsste leiten - macht er aber nicht. Zusammen mit dem Shuntstrom, der die ganze Zeit bis zum Strompeak negativ ist, sagt mir inzwischen, daß wir offensichtlich noch die Effekte der vorhergehenden Taktflanke sehen. D.h., die Spule ist noch beim Entladen des vorhergehenden Takts (also die unsichtbare L-H-Flanke des HighSideLeft links vom sichtbaren Bereich - irgendwo links im µs-Bereich). Man müsste zumindest mal eine komplette Periode sehen, um das besser einschätzen zu können.
:
Bearbeitet durch User
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.