www.mikrocontroller.net

Forum: FPGA, VHDL & Co. I/O - Auswahl bei CPLD (Xilinx Coolrunner II)


Autor: Bastler0815 (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,
im Zuge einer Überarbeitung soll ich ein TTL - Grab mit zusammen 70 Ein- 
und Ausgängen durch ein CPLD (Xilinx Coolrunner II) ersetzen.
Da ich bisher noch kaum mit CPLDs geabeitet habe stehe ich jetzt vor der 
Frage, ob ich die Ein- und Ausgänge am CPLD nach belieben (bzw. so wie 
es sich am besten routen lässt) festlegen kann oder ob ich dabei etwas 
beachten muss (z.B. welche Bänke oder Makrozellen ich wofür am besten 
benutze).

Ich habe zwar in Büchern viel über Programmierrichtlinien u.ä. für VHDL 
gefunden, aber nichts wie ich am sinnvollsten die I/Os aufteile.

Autor: Bustle (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Im großen und ganzen kannst du die IO Blöcke nach deinen Vorstellungen 
gestallten. Sollte evtl. viel Logik untergebracht werden, sind kurze 
Signalewege von Vorteil(also z.B. nicht von links oben nach rechts 
unten, sondern etwa von links oben nach rechts oben, oder so)

Dann gibt es noch globale Takteingänge und Reseteingänge. Wobei das 
erste eher von interesse ist. D.h. wenn hier ein globaler Takt 
eingebracht wird, dann hat es Routingvorteile, im Gegensatz zu einem 
normalen IO...

Autor: fpgaküchle (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Die User I/O sind in (2?) bänke geteilt. Für jede ist der 
Ausgangssignalpegel auswählbar. Also eine auf z.B. 3V3, die andere auf 
1V8.

Falls Du einen BGA verwendest, schau wie du am besten die inneren Pins 
anfährst. Eventuell sollte man diese nicht benutzen (wegen PCB_Layout 
problemen). Je Lockerer (Belegt/unbelegt im Wechsel statt knäulweise 
belegt) desto besser.

Die internen laufzeiten hängen beim CPLD nicht oder schwach von der 
Pinbeschaltung an (Ausnahme dedicated Pins vom Vor-Redner)
wie beim FPGA. Also zwei signale verknüpfen die an engegengestzten ecken 
in den Chip führen ist beim FPGA schlecht aber beim CPLD kaum relevant 
(wegen AND/OR Matrixfeld).

Autor: Uwe Bonnes (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Eine Stolperfalle bei den Collrunners ist die zentrale Wahl der 
Terminierung.

Man kann zwar zwischen Bus-Hold und Pull Up waehlen, aber nur eine 
dieser beiden Moeglichkeiten waehlen.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.