www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Verilog


Autor: 123 (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Was machen folgende Verilog Ausdrücke?

Sample <= #1 1 'b1;
Sample <= #1 1 'b0;

'b steht für Binary, aber was macht die Zahl vor und nach 'b?

Autor: Uwe Bonnes (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Die Zahl vor dem Hochkomma gibt die Bitbreite der Zahl nach dem 
Hochkomma an. Der Buchstabe gibt an, wie die Zahl zu interpretieren ist.
8'hff == 8'd255 == 8'b11111111

Autor: 123 (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
 1 'b1 == 1
 1 'b0 == 0
Vielen Dank!

Noch ne Frage: Wie schreib ich das in VHDL:
{('MSBI+1){M[0]}}

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.