Verilog

[123 (Gast)]

Was machen folgende Verilog Ausdrücke?

Sample <= #1 1 'b1;
Sample <= #1 1 'b0;

'b steht für Binary, aber was macht die Zahl vor und nach 'b?

[Uwe Bonnes (Gast)]

Die Zahl vor dem Hochkomma gibt die Bitbreite der Zahl nach dem 
Hochkomma an. Der Buchstabe gibt an, wie die Zahl zu interpretieren ist.
8'hff == 8'd255 == 8'b11111111

[123 (Gast)]

 1 'b1 == 1
 1 'b0 == 0
Vielen Dank!

Noch ne Frage: Wie schreib ich das in VHDL:
{('MSBI+1){M[0]}}