hallo, ich moecht' mir gern eine platine fuer messkram zusammenbasteln und da es ja einige projekte mit atmegas in dieser richtung gibt verwende ich da natuerlich auch nen avr. zum programmieren kommt ein simpler parallelport isp programmer zum zuge. nun hab ich mir aus ein paar aplication notes und datenblaettern sowie aus dem forum einiges dazu angesehen und mal mit eagle losgekritzelt. also mal viele groundpladden, kurze schleifen(wenn ich das richtig kapiert hab) wo gnd und + parallel laeuft, mit genug cercos "puffern". sieht fuer mich als anfaenger recht sauber aus aber was weis ich schon :) also frag ich mal flott in die runde: passt mein layout fuer kapzitaetsmessungen und co? ratsnest hab ich noch nciht so ganz kapiert, also genauer den minimalen abstand zum naechsten signal bitte nicht daran stoeren. danke hansl
hallo, hab noch ein paar fehler gefunden und werde das ganze diesmal als bildchen hochgeladen. wie schon gesagt, das ziel ist es so stoerungsfrei wie moeglich mit dem adc herumspielen zu koennen, ein voltmeter/logger und einen kapazitaetsmeter moecht' ich mir fuers erste damit basteln. wie siehts denn zb. mit nem 2. layer aus? wuerde es was bringen ground nochmal komplett auf die obere seite zu klatschen? eine doppelseitig beschichtete platine hab ich hier herumliegen :) mfg hansl
soda, wieder ein wenig verbessert und ein ein wenig groesseres bildchen angehaengt. mfg hansl
Dein Power Supply, Elko und die Kerkos liegen UNTER dem Quarz. Entweder nimmst du einen stehenden Quarz, oder musst die Teile verschieben. Deine .sch sieht bescheiden aus. Noch nie den ERC benutzt? Basierend auf deinem ersten Entwurf hab ich mal ein paar sachen verschoben.
servus Jörn den quarz habe ich in der tat vor stehend zu montieren. ich habe in meinem letztem und aktuellen entwurf +vcc bewusst so kurz als irgendmoeglich und dennoch nicht direkt an der der mcu oder in der naehe des ADC teils plaziert. antennenwirkung.. kapazitaet und so.. dacht ich mir. die 10nf Cs wuerdest du weglassen? ebenso die groundpladde? ist die spule bewusst ein wenig abgesetzt? ich hab mal die aktuelle version angehaengt. danke hansl
habe ueber den aktuellen entwurf eben nen ERC laufen lassen. ERROR bei AREF ...aber soweit ich das verstanden habe brauch ich den nicht wenn cih die versorgung der MCU nutze. hansl
Hi Hansl, wenn du den Quarz senkrecht willst, dann male ihn doch auch so rein. Ist übersichtlicher. Vorschlag: Quarzfassung verwenden oder änliches zum schnellen Ändern der Frequenzen. Präzisionskontakte machen excellente Stecker. Meine Kontroller stecken alle in Präzfassungen und werden mitsammt der Fassung ins Testboard gesteckt, da leben die Beine des MC länger. Generell würde ich Pinheads auf gleiche Höhe setzen wie die Pins des MC so wie du das mit Port B gemacht hast. Das Versetzen führt zu Missverständnissen und Unübersichtlichkeit gerade auch bei ISP. Wenn ISP nicht mehr klappt kommst du vielleicht darauf, das dort schon etwas angeschlossen ist, wenn du die Strippen auf dem Port siehst. Die Pinheads an Port A sind evtl. zu nahe dran, wenn du eine MC-Fassung verwendest (empfohlen). Da kannst du auch gleich einige Kerkos und R´s ins Innere der Fassung verlegen. Port D7 würde ich nicht auf die Pinheads von Port C legen, da war dein erster Entwurf besser(Übersicht). Die Kerko´s am Analog-Port würde ich vorsehen, aber nicht unbedingt installieren, sie könnten "schnelle" Messungen verfälschen. Am Reset-Pin sollte noch ein 100 nF nach GND ran (Autoreset). Als Luxus würde ich dir noch eine LED bei der Spannungsversorgung empfehlen, sowie einen steckbaren Jumper in der Plus-Leitung, damit man auch mal die Stromaufnahme messen kann. Die Eagle-Meldungen des ERC beziehen sich meist auf die Leitungsführung (teilw. Überlappungen) bis auf die von VREF, die ist schlichtweg falsch. In der Atmel Lib ist dieser Pin als Power-pin deklariert, real ist das aber ein I/O. Bei Verwendung der internen Referenzen ist es ein (hochohmiger) Ausgang, bei Verwendung externer Vref ein Eingang. Wenn du die lib ändern willst, dann erstell eine Copy und ändere es dort. Die original lib´s werden bei updates überschrieben und dann sind deine Änderungen futsch. Du solltest das .sch und auch das .brd mal GROUPen und dann SMASHen. Dann kannst du bei gedrückter ALT-Taste die Beschriftungen der Bauteile in bessere (lesbarere) Positionen MOVEn. Das ist ja alles zeitaufwendig und man ist ja so geil drauf, das board in Betrieb zu nehmen, andererseits ist es noch viel geiler eine saubere Zeichnung bzw. Layout vor sich liegen zu haben, wo man sagt: "WOW sieht das gut aus". Viel Spass dabei.
servus joern, vielen dank fuer die vielen ratschlaege. da hab ich nun ja einiges zu tun :) zu der sache mit dem migriertem pin(D7->PORTC) zum connector eines andren ports.... die eine strippe macht das routing gleich viel aufwaendiger, deshalb die wanderung... es sei denn ich verwende auch den toplayer. ich werde dafuer eine bruecke basteln und auf "Single Layer auf biegen und brechen" Pfeiffen. bei den adc eingaengen denke ich werde ich einen kompromiss eingehen und 4 der ports beschalten und bei den andren die beschaltung vorsehen aber nicht durchfuehren. ich habe vor einen ic sockel einzusetzen und da drunter ist natuerlich platz, ich dachte mir nur das dies veilleciht zu stoerungen fuehren koennte. deshalb habe ich die kerkos aussen plaziert. denkst du das es in bezug auf die stoerung des ADC-Teils keinen unterschied macht? soda, ich mach mich mal ans malen und poste hier wieder sobald deine verbesserungsvorschlaege reingemalt sind. danke hansl
hab nun die ports aufgeraeumt, jumper und controlled plaziert und ein wenig aufgeraeumt. bin immer noch bei einem Layer :)
Hallo, Hier nun die korrigierte, auf Fehlerfreiheit gepruefte Version. (als grafik, schema und board) Bitte bescheid geben wenn ich noch wo nen Hund drinn hab, ansonsten habe ich vor heute gen Abend mal ne Runde zu Aetzen. danke Hansl
Hi Nur ein kleiner Tip: 90° Richtungsänderungen bei Leiterzügen sollte man vermeiden. Im allgemeinen wird 45° genommen. MfG Spess
Wieso fährst du denn mit den beiden PORTD Leitungen so zick-zack. Fahr doch unter dem Quarz durch. So schlimm ist das auch wieder nicht. Du hast an den einzelnen Port Anschluessen immer nur die Signale angelegt. Wenn das ein Universalboard werden soll, wirst du schnell merken, dass du auf Zusatzplatinen immer Versorgungsspannung und Masse auch noch mit dazu brauchst. -> mach zumindest noch ein paar Anschlüsse für Masse und Vcc noch mit auf die Platine.
Hmm. Wieso hast du denn AREF nicht beschaltet? Deinen vielen 100nF Kondensatoren am PORTA entnehme ich, dass du vorhast, den ADC in Betrieb zu nehmen. Dazu brauchst du aber eine Referenzspannung. Die 'externe Referensspannung' kannst du nicht nehmen, da keine Leitung zu AREF führt. Und die 'interne Referenzspannung' wird dir Probleme machen, da du an AREF keinen Kondensator hast ( AREF - 100nF - Masse ).
Noch ein Tip. Die 100nF am Reset sind ein bischen viel. Das könnte Probleme beim ISP Programmieren geben. Du kannst daraus 47nF machen. Aber eigentlich kannst du den Kondensator am Reset auch ganz weg lassen.
Der Versorungsspannung Vcc kannst du ruhig (wo geht) eine 32 mil Leitung spendieren.
Hans Joachim Kempf wrote:
> warum keine 90Grad?
Wegen Signalreflexionen.
Ausserdem sieht 45° hübscher aus :-) (aber nur IMHO)
Oh, da war aber jemand fleissig. Das board sieht mal gut aus, und eigentlich sind schon von kbuchegg noch die letzten Tips gekommen: Wieso die Bogen um den Quarz; Kerko an AREF mit Pin zum Einspeisen externer Ref.;die LED hinter dem Strommessjumper ist Ansichtssache, du misst halt so ihren Strom auch mit. Den Vorschlag mit VCC/GND-Versorgungsleisten solltest du unbedingt ausführen. Die passen doch "unten" noch locker hin. Noch ein Eagle Hinweis: Im .brd Display alles abschalten bis auf Unrouted, zeigt das C7 "offiziell" nicht angeschlossen ist.
spess53: danke, werd ich ausbessern, signalreflektionen, sachen gibts :) karl heinz: danke, die versorgungsspannung fuers rundherum hab ich tastaechlich komplett vergessen, da kommen gleich noch ein paar pinheader mit druff :) AREF nach 100nf nach Masse werd ich gleich mal reinmalen. ok, ich dacht mir beim quarz halt, sicher ist sicher. wenns keinen sinn macht wirds natuerlich wieder begradigt, sieht schliesslich ned sehr huebsch aus :) joern: das led koennte ich ich in eine fassung stecken, dann kann ichs zum messen ausbauen. also dann mach ich mich mal wieder ans malen :) ergebnisse in ein paar minuten-stunden :) danke hansl
sodalei, ich hoffe ich habe nun nichts vergessen. so siehts nun aus :) weitere verbesserungsvorschlage werden dankbar angenommen :) ich hab das aetzen mal auf morgen verschoben :) danke hansl
hmm, interessant. bekam eben die meldung das der datensatz schon exisiert als ich nur schema ins betreff schrieb. bei schema schema gings dann.
karl heinz: achso, ja JP1 bietet die moeglichkeit ein multimeter reinzuhaengen und die gezogenen Ampere zu messen. war ein vorschlag von joern den ich prompt umgesetzt habe.
nachtrag: den rechten winkel bei PD7 hab ich nun entfernt.. meocht das forum deshalb aber nciht zumuellen :)
Ich hoffe du zerfleischt mich jetzt nicht. Aber wenn es du nur die Hälfte so vergesslich bist wie ich, dann rate ich dir noch zu ein paar Beschriftungen auf der Kupferseite. Dort einen Text zu platziereen kostet dich nichts und wenn du am Basteln bist gibt es nichts lästigeres als die (peinliche) Frage: Welcher Port war das noch mal? Mit ein paar Texten in der Kupferseite ist das dann kein Thema mehr: Board umdrehen und nachschauen :-) > achso, ja JP1 bietet die moeglichkeit ein multimeter > reinzuhaengen und die gezogenen Ampere zu messen ah ja. Das macht natürlich Sinn.
karl heinz: hehe, genau das hab ich auch schon probiert. ich bin aber nciht draufgekommen wie ich das spacing verkleinern kann. in meinem layout muss ich da naemlich das board vergroessern um die kupferflaechen nicht zu zerreissen. die riesen kaestchen sind einfach zu klobig. huebsches board. bohrloecher sind vielelciht auch nicht unpraktisch sehe ich da :) mfg hansl
soda, hier der nochmals korriegierte und geschoente variation der alden pladde :) waere ein 2. layer mit GND druff eigentlich EMF sicherer? danke an alle beteiligten :) ajo, und eh klar, wer was zu bemaengeln oder sonstwie beizutragen hat immer rueber mit te fische. hansl, der morgen mal ne runde buegeln und aetzen wird wies aussieht :)
habe bei aref nun die moeglichkeit via jumper mit dem 100nf kerko gen GND zu verbinden. oder den jumper zu entfernen und am AREF zugewandten PIN des jumpers eine Referenzspannung anzulegen. wenn jemand interesse hat stell ich die schematik und das board hier rein. mfg hansl
mist, platinen optimieren macht schnell suechtig. wenn ich nur aufhoeren koennt.... gute nacht hansl
Als ich mein Experimentierboard designedte habe ich zwar nicht so grossen Wert auf den ADC gelegt, aber doch auch noch auf andere Dinge die man staendig braucht. Angenommen du hast kein JTAG und brauchst ne andere Moeglichkeit um in System zu debuggen, da bieten sich Lumis an. Ein paar Taster sind auch nicht schlecht. Ich habe dann auch noch nen Anschluss fuer ein LCD mit drauf gemacht und den von mir staendig gebrauchten I2C Header. Alle extras sind per Jumper aktivier- und deaktivierbar. Als Format habe ich 75x100mm genommen. Das gibts auch direkt so als Rohmaterial von Bungard. cu Tommi
servus thomas, auch sehr huebsch. noch einen rs232 pegelwandler druff und es ist ein richtiges allround entwicklerboard. was sind lumis? ich lege vorallem wert auf den ADC teil und werde mal GND nachbessern, so wie ichs jetzt gelayoutet habe streut der signalteil wohl fies in GND ein. mfg hansl
Hallo, C5 hat keine besondere Bedeutung bei dir. Entweder, du pappst den zwischen VCC und dem GND-Pin (der Hersteller des ICs hat die nicht umsonst nebeneinander gelegt) oder du lässt diesen weg. Für was dient die große Massefläche? Wie ich sehe, ist der Atmega gerade mal an dem Zipfelchen zwischen Pin 21 und 22 angeschlossen. Ausgehend von Störungen auf der Versorgung gehen diese über den C5 auf GND, um die ganze Platine rum, zwischen Pin 21 und 22 wieder rein zum Pin 11. Herzlichen Glückwunsch, besser kann man keine Rahmenantenne aufbauen. Wie wäre es, wenn du den Quarz etwas weiter weg setzt, legst C5 unmittelbar zwischen Pin 10 und 11 und führst GND und VCC ÜBER den C dem Atmega zu? Platz ist genügend vorhanden.
und wiedermal verbessert bezueglich elektromagnetismus. kann ich den ADCTeil noch weiter entstoeren? mfg hansl
@hansl lumis sind die kleinen runden Dinger die Leuchten und so tun als waeren sie eine Diode. cu Tommi
C5 hat immer noch keine Funktion. C5 soll an die Anschlüsse am Mega ran! An einem Ende hängt er an Vcc, das andere Ende soll in die Masseverbindung die direkt zum µC geht. Du kannst ruhig mit dem Quarz weiter vom µC weg. Die Stiftleise darunter dann näher an den µC ran. Dadurch kriegst du Platz um den C5 tiefer zu setzen und am µC Pin 10 und 11 über C5 miteinander zu verbinden.
Und entfern den Zipfel zw. Pin21 und 22. GND kannst du auch in der Nähe des AGND-Pins verbinden. Immerhin haben beide Flächen auf der rechten Seite dasselbe Potential.
steven, hmm, C5 haengt doch zwischen VCC und GND, ich verstehe deinen vorschlag nicht. bezueglich der Masseflaechen. denkst du ich soll da noch was wegschnippeln? den quarz habe ich so nah als moeglich rangepappt weils so in jedem datenblatt zu lesen ist :) anbei schema, board folgt
Hansl wrote: > steven, > > hmm, C5 haengt doch zwischen VCC und GND, ich verstehe deinen > vorschlag nicht. Es geht darum, dass es bei diesem Kondi nicht egal ist, wo er genau sitzt. Er muss so nahe wie möglich an die µC Anschluesse ran. Und zwar an beide: Vcc und GND. Sonst verliert er seine Funktion. > > bezueglich der Masseflaechen. denkst du ich soll da noch was > wegschnippeln? > den quarz habe ich so nah als moeglich rangepappt weils so in jedem > datenblatt zu lesen ist :) 2 bis 3 cm sind nahe. 20 cm wären 'weit weg'.
c5 wuerde locker unter die MCU passen. Spricht da was dagegen in zb. direkt an der innenseite zwischen GND und VCC zu kleben? danke hansl
@hansl es spricht nix dagegen den an die Innenseite zu kleben. Das Problem ist es sieht scheisse aus. Du hast links neben der CPU direkt Platz fuer einen 100nF Kondi, dann mach ihn auch da ran. Und von dem Kondi direkt Masse und 5V zur CPU. Habe ich bei meinem Redesign auch so gemacht. Allerdings bin ich SMD Fan und da passt der Kram auch locker unter die CPU. Siehe C10 bei meiner Platine. cu Tommi
C3 C4 dichter, weiter nach oben LED1 - .. - LED etwas mehr Platz: da passiert ja was: Jumper JP1 in Reihe mit JP7: ggf. besserer "Griff" auf JP0 ADC-Eingänge: ggf. "GND-drumrum" Quarz: ggf. legen & anlöten: gibt aber auch kleine Wenn-s geht: GND zwischen den Pins durch (siehe ADC-Pins) Zuleitung zu C5: "dick"
Zu Tommi-layout: ggf. die Massen nicht zu dicht: Kapazitive ("Stör-") Einkopplung Layout ist gut per Laser zu erstellen Schön: Masse zwischen den Pins u.s.w. ich mache gern: Muster in die Masse & dicke Zuleitungen für Vcc, die aus n parallelen Leitungen besteht mit Verbindungsbrücken. Gruss c. p.s.: jeder Knick strahlt ein bißchen => möglichst gerade Leitungen (hier aber nicht so wichtig: 16 MHz)
@Christian Was genau meinst du mit Massen zu dicht? Zu dicht am Plus? Oder Isolate der GND Flaeche zu klein? cu Tommi
Thomas Otto wrote: > @Christian > Was genau meinst du mit Massen zu dicht? Er meint wahrscheinlich: Zu dicht im Sinne von 'zu viel Fläche'. Wenn du Pech hast, baust du dir mit einer grossen Fläche einen schönen Plattenkondensator mit einer anderen Platine auf.
Wenn die digi-Masse Störsignale "leitet", könnte das "rüber" koppeln. Der Effekt ist vermutl. im normalen Betrieb nicht kritisch, bei ADU-Anwendungen wirkt das ggf. Größenord. = ? Gruss c. p.s.: das gilt sowohl für "Plus", als auch für GND, da die Wechselspannung hier wirkt. Bei Kriechströmen sieht es dann entsprechend aus - aber das ist beim ADU, dem AVR, eher unkritisch.
@Karl heinz Buchegger Ok, das wuerde sich dann mit ner Netzstruktur auf der GND Flaeche beheben lassen. Ich mache die Masseflaeche immer voll, damit beim Aetzen dann nicht so viel Kupfer unsere Umwelt belastet. cu Tommi
@christian Habe die Masseflaeche schon auf das maximalste Isolate gestellt. Wenn ich es weiter vergroessere dann geht die Masse nicht mehr wischen den Pins vom AVR durch. cu Tommi
> Er meint wahrscheinlich: Zu dicht im Sinne von 'zu viel Fläche'. > Wenn du Pech hast, baust du dir mit einer grossen Fläche > einen schönen Plattenkondensator mit einer anderen Platine > auf. Was aber egal ist, da diese Fläche Nullpotential hat. Eine Netzstruktur hat nur den Vorteil, dass sie Bi-Metalleffekte verhindert. Eine Platine mit großer massiver Kupferfläche biegt sich immer durch. Die Netzstruktur entlastet dies. EMV-technisch hat sie keinen Einfluss, da die Maschen nicht in der Größenordnung der Wellenlänge liegen.
hmm, gnd zwischen den pins is sehr tricky. nur wenn ich isolate bei den polygonen auf 0 stelle komm ich da durch. hieraufjedenfall die korriegerte, von mir wahrscheinlich aber nicht produzierbare pladde. eaglefiles auf anfrage, 250kb/schematik ;( (hab doch schon einige mb hier hochgeladen) mfg hansl
ok, hatte die widht noch verstellt. nun siehts huebscher aus. sollten nun alle vorschlage beruecksichtigt sein. mfg hansl
@Hansl ich habe das Isolate auf 0.012 stehen. Da fliesst die Masse auch zwischen den Pins von den Pinheadern durch. Warum du dir einen liegenden Quartz antust weiss ich nicht. Bei nem stehenden koenntest du die Anschwingkondis auch links neben den Quartz machen und haettest dann mehr Platz fuer die anderen Teile. Den Reset-Pullup Wiederstand wuerde ich ein Stueckel wegplatzieren, sieht ja sonst desastroes aus mit der Leiterfuehrung. cu Tommi
JP6 hab ich vergessen naeher zum avr hinzuruecken. hab ich nun auch gemacht. alsdann
thomas: den quarz habe ich auf anregeung von Christian, hier ein enig weiter oben im thread, hingelegt. macht eigentlich sinn, aufjedenfall haben alle geraete die ich hir habe, die grosse quarze haben diesen liegend und manche auch mit nem draht drueber gen masse montiert. passt doch aber :) und ein um 45grad verdreht plaziertes bauteil hat sich dadurch auch ergeben. sehr huebsch :) desastroes? inwiefern? mfg hansl
Zu Steven: Wellenlänge bei 16 MHz, ;-) 30 MHz sind ca. 10m (in Luft - ist sicher bekannt!) Der Grund ist Haltbarkeit und Magnetfeld. Stand in einem EMV-Buch. Ist aber kein Muss & macht Arbeit, ;-) Das mit dem Ätzen sehe ich auch so! Weniger Cu-weg spart! Bi-metall: hmm, nie gehört, dass das hier relevant wirkt. Aufgrund der Masseverhältnisse würde ich eher sagen: =0,00000000000x Wenn "gnd nicht zwischen den Pins durchgeht" (siehe T. Otto), dann geht es nicht durch, ;-). Es sind nur Dinge, die ich versuche anders zu machen - manchmal geht es halt nicht. Bei einer universellen Platine würde ich es einfach versuchen - andererseits gehen freie Verdrahtungen oft auch sehr gut. Beim ADC gibt es intern große Probleme: daher ist die Genauigkeit nur bei 2 Gehäuseversionen spezifiziert (glaube ich) Bei deiner DIP-Version ist die eh nicht "berauschend" (zumindest deutl. schlechter - das ist der Nachteil des Gehäuses) => zuviel Aufwand an dieser Stelle lohnt vermutl. eh nicht. Ich würde ggf. noch einen fetten C an der Versorgung dran machen (or ist der da?), der kleine, (Keramik) ist für die schnellen Störungen, der dicke C für die langsamen Störungen (je nach Stromversorgung). Ggf. in einer zweiten Varianten einen Regler direkt vorsehen, ;-) Der liegende Quarz (wie gesagt, kleine gibt es auch) erlaubt das Anlöten. Dieses sieht man oft auf alten Ethernetplatinen und soll auch dem Schwingverhalten & Zuverlässigkeit (Lebensdauer) dienen. Ggf. haben andere andere Infos, ... Falls du noch Platz hast, kannst Du an den Eingängen R-s optional vorsehen. Bei gestörten, langen Zuleitungen reduzieren die Störungen, da deren Innenwiderstand (Störquelle) i.d.R. höher ist als die der Signalquelle, die man eigentl. haben möchte. Die von T. Otto würde ich mir in Ruhe ansehen, da ist ggf. der ein oder andere Wink noch drin. Viele Köche verderben den Brei und ggf. haben ich ja bis jetzt Fehler gemacht - ich hoffe nicht. Viel Erfolg beim Schaltungsaufbau! C.
@hansl als ich das letzte mal einen Quarz bestellt habe, da habe ich nur welche bekommen die so flach sind das das hinlegen sagen wir mal total bescheuert aussehen wuerde. Der Sinn des hinlegens war fuer mich Höhe sparen. Es gibt uebrigens so etwas wie Quartzfassungen. Da kann man auch mal schnell den 8MHz gegen einen Baudratenquartz austauschen. Da aergerst du dich dann wenn der liegt und auch noch mit nem Draht festgemacht ist. Desastroes ist vielleicht schlecht ausgedrueckt. Sagen wir unordentlich. Sieht einfach schnell zusammengeschustert aus. Ich mal mal fix wie ich meine. cu Tommi
Ich würd die Aufteilung so machen wie im Bild. Dadurch lockert das ein wenig auf. Quarz: Ich hab meine auch immer hingelegt. Hauptsächlich deshalb weil ich stehende Quarze bei mir im Kleinteilemagazin rumliegen habe und ich mir schon mal einen auf der Platine abgerissen habe. Seit ich sie hinlege und einen Drahtbügel drüber mache, ist das kein Problem mehr. Ach ja: ich finde nicht das das bescheuert aussieht. (PS: Das Bild ist nicht aufgeräumt, ich hab die Änderungen mit einem Malprogram und nicht mit Eagle gemacht).
Sehs gerade: Der 100n C3 kann zum C4 wandern. Dadurch muss dann Vcc nicht mehr diesen gräslichen Bogen rund um den Quarz und quer durch C16 machen :-) Dann kann auch der ISP Anschluss wieder mit schön geraden Bahnen angeschlossen werden.
Hier ist ein kleiner Quarz zu sehen: http://www.heise.de/ct/ftp/projekte/ct-bot/bilder/hauptplatine_hinten.jpg Ich habe weitere Layouts im Internet angeschaut: die meisten bauen stehende Quarze (1 Uhrenquarz war liegend) Zum Thema Layout/EMV diesen link: http://www.rotgradpsi.de/mc/etc/emv.html stcihwort: Controller MfG C.
karl heiz: ich wollte vcc eben nicht unterm quarz durchfuehren. ansonsten... bin am ummalen :)
@hansl Ich habs mal fix in eagle gemalt. Jetzt mal nur die linke Seite. So sauber geht das. Na klar - hier noch nen Kondi, da noch nen Schalter, und das sieht schon ganz anders aus. 8-) cu Tommi
Hansl wrote: > karl heiz: > > ich wollte vcc eben nicht unterm quarz durchfuehren. > dann fahr knapp daran vorbei (wär aber auch kein Drama wenn du unten durchfährst). Auf jeden Fall kommst du aber schön zwischen Quarz und C16 durch um dann wider beim Widerstand zu landen. Wenn du die Led und den 220 Ohm noch etwas verschiebst, (eventuell JP1 um 90° drehen) hast du allen Platz der Welt um den Quarz soweit nach links und noch etwas nach unten zu schieben, so dass das Leitungsgedränge rund um C16 verschwindet. (Der Reset Widerstand im 45° Winkel hat aber echt sch...e ausgesehen. Ich finde, das suggeriert immer, dass das Bauteil nachträglich irgendwie hineingequetscht wurde.)
Aber: Hohe Anforderungen Richtung EMV werden eh nicht gebraucht: adu erfordert es kaum/nicht (wegen interener Dinge). digi. fast egal Quarz : stehend oder liegend: bei serie würde ich legen or klein zum Testen: egal Zu T.Otto: Platz/Höhe: das ist sicher richtig, erklärt aber nicht, warum Ethernet-platinen (ein Bsp komm. Fertigung = Geld, etc. die Quazr: - legen - Draht drüber - anlöten Nur um Höhe zu sparen? Werde das aber erneut checken - ich habe obiges im "Koppe", aber ... Ciao c.
@christian Ob es elektrotechnische gruende fuer das hinlegen des quarzes gibt weiss ich nicht. Ich koennte mir aber gut vorstellen bei den Ethernets das abknicken von sonem hohen Teil uncool kaeme. Ich habe hier auch Netzwerkkarten mit kleinem senkrecht aufgeloetetem Quarz. Mich stoert an dem hingelegtem das man unflexibel ist was den schnellen Tausch angeht, und bei der Verwendung von Eagle klaut einem ein hingelegter Quarz ne Menge fuer andere Dinge benoetigten Platz. Sone halbe Europlatine ist bei nem Experimentierboard schnell voll. cu Tommi PS: schneiden, foenen, legen --- is mir doch egal.
Der Quarz sieht doch aus wie ein HC49U.Die gibt es in einer Bauhöhe von ca 5mm mit dem Suffix S, also HC49U/S. MW
karl heinz: hehehe, sehr schoen. dann werd ich gleich wieder ein bauteil um 45grad drehen :) wie war das mit den 2d menschen in der 3d welt :) schmunzel
@hansl sieht auf jeden Fall ordentlicher aus (natuerlich hat man immer Raum fuer Improvement 8-) ) Ist dir eigentlich schon aufgefallen das deine Spule mit einem Bein den Kondi C7 tritt? cu Tommi
tommi: jepp, aber ich dacht das passt so, haengt schliesslich zwischen c6 und c7 vor avcc. ok, der letzte stand, ich lade mal wieder schemata und board hoch.
michael: ich hab im momen 3 hohe 16mhz quarze hier. austauschbar musses bei mir eh ned sein. mfg hansl
@hansl Eagle mal immer so schoen gross... Nimm dir mal dein CAM Modul und geb dir deine Platine aus und drucke das mal zum Spass. Eagle malt nu schon extra die Gehaeuse mit auf. Wenn du da sonen kleinen Schnuckligen WIMA Kondi nimmst, dann stoesst der sich da ueberall schoen an, genau wie in der Zeichnung. Und das Bein von der Spule stoert da schon. cu Tommi
Hasste dir das ganze mal gedruckt und deine Bauteile da drauf geworfen? Darf man fragen deine wievielte Platine das ist? cu Tommi
thomas, ne habs noch nicht gedruckt, weil drucken bei mir sehr aufwendig ist :) das ist meine hmmm, 4t selbstgemalte platine. allerdings die erste mit sovielen kerkos, ner spule und andrem kram. die andren waren ruer einen ds1307, nen lm75 nem vgaterminal adapter und nem solidstaterelay. diese hier ist bisher sicher die aufwendigste die ich angehe. und wie schon gesagt, das soll kein alles druff experimentierboard sein. ich moechte das board als messinstrument verwenden, dafuer brauchts einen sauberen ADCteil (bilde ich mir jedenfalls ein). mfg hansl
@hansl Wenn du damit tatsaechlich was sinnvolles messen willst, dann ist ein anständiger ADC Teil bestimmt sinnvoll. Mir persoenlich liegen deine Bauelemente nur viel zu dicht. Im Speziellen jetzt die rechte Seite. Glaubst du im ernst du kriegst den Jumper da sauber drauf und wieder drunter mit nem Kondi so dicht daneben? Stoeren dich die Kondis nicht beim anschliessen an PortA? Als ich letztes Jahr meine erste Mikrocontrollerplatine gemacht habe, hatte ich es auch so aehnlich wie du gemacht. Mir als Hobbyloeter ging dabei auch auf den Sack das die Restringe der kleinen Kondis auch so superklein sind. Das haendisch bohren und anschliessend loeten war ein absoluter Krampf. Ich habe mir dann die Pinheader Lib mal vorgenommen und dort anstaendige Pads rangezaubert. Und eine kleine Lib habe ich mir gezaubert wo andere bedrahtete Bauelemente mit anstaendigen Pads drin sind. Meine 3mm Lumis sind da zum Beispiel drin. Wiederstaende und Kondis nehme ich jetzt nur noch SMD. Spart die laestige Bohrarbeit und ist auch einfacher zu loeten wie ich finde. Im grossen und ganzen habe ich alle meine Projekte jetzt weitestgehend SMD. cu Tommi
hi tommi, klar is das ein wenig fitzelig mit dem bohren, aber das bekomm ich schon hin. smd werd ich wohl oder uebel auch mal angehen muessen. bsiher hatte ich aber eher weniger spass damit als ich durch lm75 sensoren dazu gezwungen wurde herumzufitzeln. die kondensatoren sind doch so winzig, die kann ich ausserdem auch nach aussen biegen. das libs zerreissen und package modifizieren habe ich mir bisher nicht angetan. es ist wohl aber nur eine frage der zeit bis ich mal ran muss. mal sehen ob sich mein layout buegeln laesst :) wenn nicht muss ich sowieso etwas aendern. mfg hansl
Hi Hansl, die Vorredner haben Recht, einige Bauteile überlappen um die Gegend um Pin 30. Bau dir das nicht zu. Wie ich sehe, hast du dir noch eine Anschlussmöglichkeit für AREF geschaffen. Dann solltest du den C18 zwischen AREF und AGND verknoten (Analog-Kram gehört immer zusammen)und per Jumper AGND mit GND verbinden können. Das gibt dir die Möglichkeit eine komplett separate Referenz einzuspeisen. In vielen Anlagen werden Digital GND und Analog GND separat verlegt, um Störungen zu vermeiden. Kannste im Netz nachlesen, den Roman erspare ich mir jetzt. Weiterhin frohes Schaffen. PS: mit deinen Polygonen stimmt was nicht. Wie viele haste denn verlegt? ;-)
servus joern, jepp, iss ein wenig eng ausserdem lassen sich die minimalisolationen nicht buegeln. ich bin grad am umdesignen. es sind 2 poligone, eines fuer GND und eines fuer den abgesetzten AGNDbereich. mfg hansl
joern: wenn ich c18 woanders hnaeher hinlege kann ich nicht zwischen externer und interner referenzspannung umschalten. c18 ist ja glaublich nur da damit bei interner referenzspannung kein murks passiert. mfg hansl
die bruecke der 2 grounds oben gehoert nicht dazu. hab eben eine leitung mit width0 beim agnd/gnd jumper plaziert. nun is gut.
Was mir an der Platine nicht gefällt: Stellenweise ist sie so dermassen dicht gepackt, dass einem schwindlig wird, während an anderer Stelle wieder eine Menge Leeraum ist. Aber gut: Du musst wissen was du fertigen und löten kannst.
Solltest du JP7 nicht hinter den JP1 hängen? Ansonsten kannst du maximal den Strom für den µC ausmessen, nicht aber den Strom den die Peripherie auch noch braucht.
@hansl du bist also einer dieser Buegler... 8-) Ich bin einer dieser Belichter mit Folie. Da sind 12mil Isolate kein Thema. Geht auch noch geringer. Sone Nitraphot Lampe bei Conrad kostet ja auch nicht die Welt zum mal ausprobieren. Habe ich mit ner Ikea Lampe und 15cm Abstand zur Platine Belichtungszeiten von knapp 3:45min. Und der Aufwand ist echt gering und das Ergebnis ist auch praezise. cu Tommi
servus karl heinz, die dichte ergibt sich von daher da sich leitungsbahnen minimieren wollte. mal sehen, wie schon gesagt kann ich mein letztes layout ohnehin nicht fertigen :( wird also umgemalt. das mit JP1 und JP7 hab ich so gemalt damit ich die Peripherie und die MCU einzeln messen, und auch vom strom trennen kann. tommi: hi, ja ich bin einer von diesen bueglern :) und mal sehen belichten ist mir grad sowohl finanziell als auch manuell zu aufwendig :) ich bastel ziemlich viel mit nullbudget und vorhandenem eloschrott herum :) die sache mit den samples sollte ich mir mal ansehen :) mfg hansl
hi tommi, ne ich studier nix. abgesehen davon isses mit der einen lampe ja ned getan. entwickler + photoplatinenmaterial muss ja auch noch angeschaft werden. najo, is mir jetzt grad echt zu aufwendig. vielleicht optimier ich das board ja soweit das es jemand industriell fertig und mir eine kopie ueberlaesst. g alsdann hansl
@hansl stimmt ja ihr buegelt ja aufs blanke Kupfer... Mal so aufrechnen nur Spassenshalber: 5x Platine 75x100 einseitig Bungard a 1Euro sind 5Euro 1x Entwickler nen Sack voll fuer die naechsten 100 Jahre 10Euro 1x Gluehbirne Nitraphot 5Euro 1x Pauspapier fuer Technische Zeichner 25Blatt A4 2,50Euro macht in Summe 22,50. Ich will nix gegen die Buegler sagen, ich kenn welche die machen damit 10mil Bahnen und 8mil Isolate. Aber wenn du schon bei deiner Entwicklungsarbeit sagst du schaffst keine 12mil Isolate, dann ist das echt bitter. Da wuerde ich ernsthaft darueber nachdenken da entweder das mit dem Buegeln besser hinzubekommen oder zu den Belichtern ueberwechseln. Das hoert sich fuer mich nach gewaltig im Sand spielen an. cu Tommi
abend tommi, hmm, 22,50 klingt wirklich nicht gar so wild. ich hab da eher so mit 50-100 euronen gerechnet. ich werd mal nen kollegen fragen ob ders mir mit seinem laser mal auf werbezettelwerk drucken mag. mein problem ist das schon der ausdruck nciht hochaufloesend genug ist und dadurch das buegeln nicht funktioniert. mfg hansl
@hansl ich druck das auch mit nem Laser (HP4050) auf das Butterbrotpapier. Da hat man 1200dpi, und er schluckt auch die Postscript Dateien die mir das Eagle ausspuckt. Dein Kollege druckt es dir bestimmt auch auf Butterbrotpapier oder halt Folie die sein Laser schafft. cu Tommi
Christian (Guest) wrote: > Zu Steven: Wellenlänge bei 16 MHz, ;-) > 30 MHz sind ca. 10m (in Luft - ist sicher bekannt!) > Der Grund ist Haltbarkeit und Magnetfeld. > Stand in einem EMV-Buch. Mag ja sein. Ergibt aber keine messbaren Effekte. Schon oft genug überprüft. > Weniger Cu-weg spart! irrelevant > Bi-metall: hmm, nie gehört, dass das hier relevant wirkt. > Aufgrund der Masseverhältnisse würde ich eher sagen: =0,00000000000x Ergibt sich aus unterschiedlichen Ausdehnungskoeffizienten. Bei langen Platinen ist dieser Effekt besonders gut beobachtbar. Wenn die lagen im Innenlayer liegen, dann verringert sich der Effekt. Durchgebogene Platinen stressen die Bauteile.
servus Steven, >> Weniger Cu-weg spart! >irrelevant nunja, irrelevant wuerd ich das nicht nennen. und das aetzen geht wohl auch schneller vor sich. also nicht nur mehr aetzvorgaenge pro angesaetzter saeure, auch zeit gespart. klar fuer die fragestellung "wie mache ich x emf sicher" irrelevant. wenns jetzt nicht nur bei bunten pixeln bleiben soll find ich sehr relevant. mfg Hansl
> nunja, irrelevant wuerd ich das nicht nennen. und das aetzen geht wohl > auch schneller vor sich. > > also nicht nur mehr aetzvorgaenge pro angesaetzter saeure, auch zeit > gespart. Das mag sein, wenn man es selber macht. Professionell hergestellte Platinen berechnen sich nicht nach dem weggeätzten Kupfer.
@hansl: Schöne Platine. Mal eine Frage am Rande, vielleicht habe ich es überlesen: Wieso sind an den ADC-Inputs 10nF-Kondis gegen Masse dran. Soll das eine Art Tiefpaß darstellen. Im Datenblatt steht dazu nichts, da ist nur die LC-Kombination um den AREF beschrieben. Gruß Mario der auch bald mal ne Platine basteln will...
hi mario, danke, huebsch find ichs ja auch leider bisher nur virtuell. die 10nf kerkos an den adceingaengen werde ich anfangs nur zur haelfte bestuecken. jepp, das soll so ne art tiefpass sein, keine ahnung wo ich das herhab, such mal hier im forum nach adc. da gibts einiges :) muss vielleicht noch n widerstand dazu, hmm, mal das wochenende druebergruebeln. frohes platinenmalen und basteln :) mfg Hansl
bad news und good news :) kurzfassung: layout gedruckt, platine suckt :( ich hab nun die platine am drucker eines freundes gedruckt, gebuegelt und geaetzt. da das ganze wider erwarten ziemlich reibungslos ablief hab ich dann eine stannol "Weichloetmasse 40% Sn" ziemlich dick auf- getragen, mit einem heissluftfoen bearbeitet und mit der "wisch technik" waehrenddessen ueberschuessiges lot entfernt. nunja langer rede kurzer sinn ist das ich nachdem "finnishing" ne stunde mit einem kleinen schraubenzieher die neu entstandenen kurzschluesse beseitigt habe, die pertinax platine recht roetlich bis dunkelbraune verfaerbungen aufweist und die kupferschicht kleine buckel hat. das waere meiner einschaetzung nach ja noch unbedeutend. wenn ich mir die platine aber unter der lampe ansehe.. dann sehe ich da ein funkeln und glitzern... auch wenn ich es mit dem multimeter nicht messen kann scheint der uebergang von leiterbahn zu isolation visuell bei weitem nicht so solide(im Sinne von Isolierend) wie elektrisch gemessen. erfahrungsberichte diesbezueglich erwuenscht. die fragen die ich mir nun stelle lauten: bestuecken, auf gut glueck, ohne sorgen, oder aufn schrott damit? mfg Hansl p.s.: hab gra dkeine camera hier werde aber falls interesse besteht eine ausleihen und ein paar bildschen hochladen, huebsch aussehen tun se ja die platinschen :)
unter den buckeln hat sich die kupferfolie von der platine gelöst. wenn du darauf lötest, dannn reist es sehr schnell ab. Die Verfärbung ist nicht so schlimm. Du hast übrigens viel zu lange mit dem heißluftfön auf einer stelle gehangen. Ich würde so eine Platine wegwerfen, macht mehr ärger als sie nützt.
Das man mal Mist baut gehört auch zu den Erfahrungen aus denen man lernt. Aber die Perfektionisten werden nie fertig. Ich dachte, du hättest die Platine längst in Betrieb. Ich bin eigentlich davon ab, die Platten selbst zu verzinnen und benutze Plastik-70 Sprühlack, da sehen die Platten nach Jahren noch wie geleckt aus. Selbst Nachlöten geht dabei noch. Wenn dich das dann nicht befriedigt kannst du ja eine zweite Platine auflegen und eventuell Verbesserungen mit einbringen und evtl. chemisch Zinn. Die Wischmethode hab ich mal vor etlichen Jahren gemacht, dabei aber viel Lötlack verwendet (glaube ich).
Kleiner tip: Ich hau auch Fittingslötpaste auf meine Platinen, muss deckend sein. Aber jetzt kommt der Unterschied: Ich erhitze das Zinn nur so lange bis es kurz vom Schmelzpunkt ist. Bei mir bildet die Lötpaste so kleine bläschen, kurz danach muss man aufhören ist halt übungssache. Auf jeden fall wird so nur eine dünne schicht Zinn auf die Platine abgeschmolzen und das ganze sieht aus wie chemisch zinn. Wenn man nicht lange genug erhitzt, ist die Zinnschicht so dünn, dass sie durch zu hohe beanspruchung leicht entfernt wird. Kann man gut an nem stück lochraster oder so ausprobieren. Wenn man einmal den richtigen Punkt gefunden hat ist es eigentlich kein Problem und man bekommt die Platinen super hin ;) PS: zum nachher löten reicht das Zinn natürlich nicht, ist nur ne Schönheitssache bzw für die spätere Lötbarkeit.
anonymous: danke, werd das teil an die wand haengen. joern paschedag: ist ja nicht so leicht. musste erst jemanden mit laserdrucker finden. also wenn die platine fertig ist dann werd ich hier natuelrich photos, messergebnisse und jubelschreie posten :) hab mich eben dazu entschieden die platinen neu zu layouten. ein paar smd kondensatoren und so kram ran anstelle der klobigen vom mc viel zu weit entfernten abblock kerkos. bei plastik 70 war ich ja leider noch nichtmal angelangt :( das mit dem verzinnen probier ich noch einmal. wenns wieder nichts wird dann bring ich das doeschen weichloetmasse zum sondermuell, ende der geschichte :) hauke radki: hab die platinen solange erhitzt bis das fittinglot begonnen hat lustige kugelige strukturen zu bilden :) also viel zu lange. werds nochmal probieren. mal nach deiner anleitung. mfg hansl
Hast du echt Fittingslot verwendet??? Das hat imho einen zu hohen Schmelzpunkt. Ich meine ganz "normalen" Lötdraht.
joern: hab stannol weichloet-metallmasse 40% Sn, 100g ausm wuppertal verwendet. fittinglot is wohl was andres. hab ich zerwechselt. mfg hansl
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.