www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Undefined signal am Ausgang


Autor: R. Martial (rodrigue)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo zusammen,
bin neu in der VHDL programmierung und habe da ein Problem.
Ich möchte aus zwei funktionierenden Komponente ein neues 
zusammensetzen. Nun bekomme ich während der Simulation die  rote gerade 
mit 'U' als wären die signale nicht initialisiertam Ausgang. Kann mir 
bitte jemand da weiterhelfen ?

Hier mein Code:

library ieee;
use ieee.std_logic_1164.all;

entity bshift_PNGEN7 is
      port( clock    :  in std_logic;
            reset    :  in std_logic;
            pntrigOut: out std_logic;
            bspntrig : out std_logic;
            bspnOut  : out std_logic );
end entity bshift_PNGEN7;

architecture bshift_PNGEN7_arch of bshift_PNGEN7 is

    component PNGEN7
        port( clock  :  in std_logic;
              reset  :  in std_logic;
       pntrig : out std_logic;
              pnser  : out std_logic );
   end component;

   component bshift
        port( clock  :  in std_logic;
              reset  :  in std_logic;
              seed   :  in std_logic;
              bstrig : out std_logic;
              sregOut: out std_logic );
   end component;

    signal s_clk    : std_logic;
    signal s_rst    : std_logic;
    signal s_pntrig : std_logic;
    signal s_pnser  : std_logic;
    signal s_seed   : std_logic;
    signal s_sregOut: std_logic;


    begin

     seq_gen: PNGEN7 port map( clock  => s_clk,
                               reset  => s_rst,
                               pntrig => pntrigOut,
                               pnser  => s_pnser );

     shifted: bshift port map( clock  => s_clk,
                               reset  => s_rst,
                               seed   => s_pnser,
                               bstrig => bspntrig,
                               sregOut=> bspnOut );

end architecture bshift_PNGEN7_arch;

Autor: Stefan Hanke (stefanhanke)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Du hast vergessen, clock auf s_clk und reset auf s_rst zu legen...

 -- stefan

Autor: R. Martial (rodrigue)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke sehr. Das war das Problem.
Grüße.
Rodrigue

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.