Push pull # open drain?

[Pitt (Gast)]

Hallo,

bei TriCore kann man auch beim Output PINs die Option Push pull oder 
open drain wählen.
was bedeutet das eigentlich? (im Manual ist's leider nicht gut erklärt!)

MfG

[Jörg W. (dl8dtl) (Moderator)]

push/pull: Gegentaktendstufe, die sowohl low Richtung Masse als auch
high Richtung Betriebsspannung treiben kann.

open drain: kann nur gegen Masse Strom treiben, das Hochziehen des
Ausgangs gegen die Betriebsspannung erfolgt durch einen externen
Pullup-Widerstand.  Auch "wired OR" genannt, weil man damit mehrere
Ausgänge parallel schalten kann und sie dann implizit ODER-verknüpft
werden.  Hat einen langsameren Spannungsanstieg zur Folge oder aber
(niedriger Pullup-Widerstand) einen recht hohen Aktiv-Stromverbrauch.

[Falk B. (falk)]

Ausgangsstufen Logik-ICs

[Michael G. (linuxgeek)]

Ich find die Artikel hier echt cool... ;)

[karlo (Gast)]

Hallo

Und was bedeutet diese Einstellung (Push pull oder open drain)bezogen 
auf den Eingangswiderstand eines µCs wenn ich die Pins als Eingänge 
benutze?

Gruß

[Peter D. (peda)]

karlo wrote:
> Und was bedeutet diese Einstellung (Push pull oder open drain)bezogen
> auf den Eingangswiderstand eines µCs wenn ich die Pins als Eingänge
> benutze?

Garnichts.

Push pull oder open drain beschreibt nur das Ausgangsverhalten.


Peter

[Wilfried M. (rompel)]

wie sind die I/O des FPGA(Zynq7015/7030) aufgebaut? Sind sie push pull 
oder open drain?
Danke

[Jim M. (turboj)]

Jörg W. schrieb:
> Auch "wired OR" genannt, weil man damit mehrere
> Ausgänge parallel schalten kann und sie dann implizit ODER-verknüpft
> werden.

Nö. Ist Wired AND , denn die "0" als Low Pegel gewinnt. Wired OR hätte 
einen Pulldown, und die "1" gewinnt.

[Frank M. (ukw) (Moderator)]

Jim M. schrieb:
> Nö.

Danke, dass Du endlich nach 9 Jahren in totaler Unsicherheit diese 
wichtige Korrektur anbringst. :-)

Übrigens kommt es auf die Betrachtungsweise an:

Eine Verknüpfung von Open-Collector-Ausgängen kann man sowohl als eine 
Wired-OR-Verknüpfung (active closed) oder Wired-AND-Verknüpfung (active 
open) bezeichnen.

[Andreas S. (Firma: Schweigstill IT) (schweigstill)]

Wilfried M. schrieb:
> wie sind die I/O des FPGA(Zynq7015/7030) aufgebaut? Sind sie push pull
> oder open drain?

Für die über die PL (Programmable Logic) angebundenen I/Os werden die 
Eigenschaften (Pegel, Schaltschwellen, Impedanzen usw.) zum über den 
konfigurierten I/O-Standard und bei Verwendung von IBUF, OBUFT oder 
IOBUF über Attribute (PULLUP, PULLDOWN, KEEPER) definiert. Dies erfolgt 
üblicherweise in einer Pin-Constraint-Datei.

http://www.xilinx.com/support/documentation/user_guides/ug471_7Series_SelectIO.pdf