Initialisierung von Signalen bei der Deklaration

Gast #740580 
Ich würde gerne einen std_logic_vector beim PowerUp z.B. über die 
Deklaration initialisieren:

signal a : std_logic_vector (1 downto 0) := "10";

Es handelt sich dabei um FFs, da sie nur getaktet beschrieben werden:
if (rising_edge(CLK)) then
    a <= b & c;
end if;

Ich habe für diese Abfrage keinen echten (passenden) Reset zur 
Verfügung, daher würde ich den Inhalt gerne beim PowerUp des FPGAs 
entsprechend initialisieren - um ungünstige Zustände direkt nach dem 
PowerUp zu vermeiden.

Meine Fragen lauten nun:
1.) Wird die Initialisierung wie oben angegeben auch wirklich 
synthetisiert oder dient sie nur für Testbenches?
2.) Falls es nicht synthetisiert werden sollte, wie müsste der Code 
angepasst werden um es zu erreichen?
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Langsamer Modus Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Melden Danke
Gast 
Hängt vom synthese tool ab, nach meiner erfahrung ubernimmt XST (ab 
version 6.2 ?) die inits als power Up wert, synplicity nicht.

Power Up werte sind nicht Aufgabe der synthese sondern des mappers 
(Netzliste auf spezif. architecture abbilden. Im "reinen" VHDL kannst du 
die Werte nach synthese nicht zwingend festlegen (VHDL ist ursprünglich 
Simu, nicht Synthese-sprache). Wenn, dann mit Herstellerabhängigen 
Attributen. Besser ist im constraint file (xilinx *.ucf, alters *.acf)
Xilinx: hier heisst des constraint INIT.

Schau also in der Doku des FPGA Herstellers, im VHDL synthesis style 
guide
,constraint guide, oder library guide.
Antwort Zitieren Bearbeiten Löschen Melden Danke
Thread beobachten

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 18 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.