www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Code für Synthese ausblenden


Autor: Philip Kirchhoff (plip)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich hab mal irgendwo gelesen, dass es eine Möglichkeit gibt Passagen im 
VHDL-Code so zu markieren, daß sie nur für die Simulation berücksichtigt 
werden (Ähnlich wie bedingte Compilierung in C mit #ifdef).
Leider find ich das nicht wieder.
Kenn jemand die entsprechende Anweisung?

Autor: Johannes Glück (hansimglyck)
Datum:

Bewertung
0 lesenswert
nicht lesenswert

Autor: Philip Kirchhoff (plip)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke!

hth?

Autor: Johannes Glück (hansimglyck)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
hth = Hope This Helps ;)

Autor: Gabriel Wegscheider (gagosoft)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Gibts denn auch ein Statement für simulation_off??

Währe in machen Designs echt guuut zu gebrauchen.
In der Synthese will ich BlockRam verwenden, in der Simulation sind mir 
diese echt zu langsam.
Kennt jemand ein Statement, das ModelSim zum wegsehen veranlasst?

Autor: Rick Dangerus (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Eventuell kannst Du sowas wie
if simulation=1 then generate
 ...
end generate;
verwenden.

Rick

Autor: Zuschauer (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Dafür gibt es "Configurations"! Damit kannst du eine andere (z.B. 
schnellere) Architekture einbinden.

Gruß GS

Autor: Rick Dangerus (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Nur das m.E. die configurations in Xilinx ISE nicht wirklich brauchbar 
sind, leider :-(

Rick

Autor: Matthias Krüßelin (kruessi80)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Habe gerade das gleiche Problem. Mit der "txt_util.vhd" (see google ;-))
die ich für das Debugging benötige und beim Synthesieren
Probleme bereitet.

Ich verwende vorerst zwei Files mit identischen Funktionen
in unterschiedlichen Verzeichnissen.

"..\ip\sim\txt_util.vhd" für Simulation
"..\ip\syn\txt_util.vhd" für Synthese

Die print()-Funktionen sind nur für Simulation von Nöten
und sind inhaltlich im Synthese-Verzeichnis leer.

Hat jemand noch eine genialere Idee?

Cheers

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.