Da ich mich mit Verilog nicht auskenne, habe ein Problem um diese Zeile nach VHDL umzusetzen:
1 | assign iLeft = beeper + A_8910 + {1'b0, B_8910[7:1]}; |
Bitte um Hilfe!
|
Forum: FPGA, VHDL & Co. von Verilog nach VHDL.Da ich mich mit Verilog nicht auskenne, habe ein Problem um diese Zeile nach VHDL umzusetzen:
Bitte um Hilfe! ileft <= beeper + A_8910 + '0' + B_8910(7 downto 1); Sieht aus wie der Spectrum 128 Code für das DE1 Board. Muß natürlich so aussehen. ileft <= beeper & A_8910 & '0' & B_8910(7 downto 1); Ja, das ist Spectrum 128 :) und zwar, ileft (9 downto 0) A_8910 (7 downto 0) B_8910 (7 downto 0) Dass heisst, A und B werden summiert und ergeben zusammen ein vector (8 downto 0) + beeper.... zusammen (9 downto 0) Wenn ich so mache: A_8910 & '0' & B_8910(7 downto 1); dass ergibt schon ein Vector (15 downto 0)... Das hat ein Verilog nach VHDL Konverter daraus gemacht: iLeft <= "00" & beeper + A_8910 + '0' & B_8910(7 DOWNTO 1) ; Danke schön!!! Wie heisst diese Konverter??? Kann man ihn kostenlos runterladen??? Danke danke!!! Habe mich gerade regestriert und das Tool runtergeladen :) Wie ich verstanden habe, dies ist keine Vollversion. Welche einschränkungen gibt's??? (mein Englisch ist total schlecht) Der Quelltext darf nur eine bestimmte Anzahl Zeilen haben. Mit der Demoversion kannst Du nur kleine Module umwandeln. verilog ist gar nicht so schwer besonders nicht wenn man c und vhdl kennt in 2 tagen sollte erlernbar sein grüsse Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.
|
|