Hallo

In der Schule programmieren wir gerade einen ispxxx. Der Lehrer hat ein
Programm in ABEL zur Verfügung gestellt - also nichts überlegen, einfach
mal drauf laden.

ABEL ist mir aber nicht so geheuer... Ausserdem programmiere ich
Xilinx-devices in VHDL (bin erst in den Anfängen).

Wie definiert man die Ports in VHDL im ISP-Lever?

Grüsse

Hallo! Was meinst du mit Port definieren? Willst du die Verbindungen von
einem VHDL Modul zu den FPGA Pins definieren oder eine Verbindung
zwischen VHDL Modulen? Was hast du als Top Level definiert (VHDL oder
Schematic)?

Also im Xilinx-WebPack wäre es das ucf-File (dort werden ja die Ports
definiert?).

Codiert wird in VHDL.

Anscheinend kann man in ABEL die Ports im TOP programmieren. Geht das in
VHDL auch?

Die Ports werden alle im ispLever durch das *.lpf File definiert - oder
man macht es von Hand mit dem Design Planner (unter Map Design -> Design
Planner -> View -> Spreadsheet View)... Dabei ist es egal, ob das Top
Level Modul in VHDL, Verilog oder Schematic ist....

Man kann mit attribute-Anweisungen in VHDL wohl auch die Pinzuweisung
definieren. Näheres steht m.E. im "constraints guide".

Rick