Probleme bei der automatische Erstellung von Komponenten aus der Unisim-Bibliothel

[Human A. (hiwa1980)]

Hallo liebe Leute, Ich habe im Rahmen meiner diplomarbeit mit 
Spartan3E-Baustein (Xilinx) gearbeitet.
Was mir immer noch ein Rätsel geblieben ist, ist der Weg wie man die 
synthetisierbaren Komponente in nicht-synthetisierbaren Komponente aus 
der UniSim-Bibliothek umwandeln kann.
Stichwort:
library unisim ;
use unisim.vcomponents.all ;

Die Motivation war dabei eine besser Platzierung der physischen 
Komponente durch Location-Constraints zu erreichen.
Man hat zwar mittelrweile die Möglichkeit eine Post-Route-Simulation in 
der ISE-Entwicklungsumgebung durchzuführen, und es wird zudem eine 
weitere VHDL-Datei mit entsprechenden Komponenten erstellt, die sind 
wohl jedoch nur Komponenten aus einer Bibliothek zur Simulationszwecken.

[Rick Dangerus (Gast)]

Wie Du schon festgestellt hast, ist unisim nur zum Simulieren da.
Da wird nix umgewandelt. Da steht eine Verhaltensbeschreibung von den 
fest im FPGA vorhandenen Funktionsblöcken (DCM, BRAM, etc.) drin.

Wenn Du beim Plazieren helfen willst, must Du den floorplanner, 
PlanAhead oder den FPGA-Editor (hab ich was vergessen?) nehmen.

Rick