| Betreff | Autor | Antworten | Letzter Beitrag |
|---|---|---|---|
| Lattice PLD | Flo | 2 | |
| Xilinx und USB | Marc Joerg | 2 | |
| Literaturfrage | Jelena Mirkovi? | 2 | |
| OT: PAL/GAL/CPLD/... | Rainer | 1 | |
| CPLDs - 32 In, 16 Out | Sascha Weitkunat | 1 | |
| AVR -> FPGA | Fachberger Martin | 5 | |
| XILINX | Cabrögen | 7 | |
| FPGA | Marc | 2 |