V R90 1005 34.2E> IN MIC_JACK_2 2 1 1 2 1 2 S 5 1 0 2 1 AGND 2 1608 1005 _ 9 V 2 1 C F 1 34.2E> IN MIC_JACK_3 1 C151 R151 O C 1 7 4 H N U . FG AGND 4 34.3E> IN MIC_JACK_5 0 . 1 0 K 0 AGND B AGND 0.01UF 10%
1.0V O 1.0V 0 0 0 0.5 1 1.5 2 2.5 0 0.5 1 1.5 2 2.5 3 3.5 4 V DS(V) V DS(V) 5) Nch Driver Output Current vs. Input Voltage R3112x091x R3112x131x 2.0 5 ) ) A A 4 T1.5 T Topt=-40°C U U t t 3 n n 25°C r1.0 r u Topt=25°C u 2 t t 85°C p0.5 p u u 1 O 85°C O -40°C 0.0 0
Current IDSS V DS= 560 V, LNK305 70 mA TJ= 25 °C LNK306 90 V = 6.2 V, V ≥2 V, Breakdown Voltage BV DSS BP FB 700 V TJ= 25 °C Rise Time R Measured in a Typical Buck 50 ns Fall Time tF Converter Application 50 ns DRAIN
Wie so etwas aussehen kann: http://www.hochvoltkompetenz.de/details.html?content=41234&backlink=667&cHash=c86e6be1618342cc9010303b88a0dd34
bitten, dass ein Mod folgende Links noch mit reinpackt: https://www.bundestag.de/blob/561430/42f387a20eef0041e81502cd5092b271/014_sitzung_fraunhofer-data.pdf http://mediathek.daserste.de/BRISANT/Das-z%C3%A4he-Ringen-im-Diesel-Streit/Video?bcastId=2673662&documentId=59184364 Oder wir diesen Thread
(ns) (ns) (ns) Location M in Max M in Max M in Max M in Max M in Max M in Max 2CYCTYP 240 160 120 90 60 40 Sender CYC 112 73 54 39 25 16.8 Recipient 2CYC 230 153 115 86 57 38 Sender DS 15.0 10.0 7.0 7.0 5.0 4.0 Recipient t 5.0 5.0 5.0 5.0 5.0 4.6 Recipient DH DVS 70.0 48.0 31.0 20.0 6.7 4.8 Sender DVH
circuit VDDout supply regulator Vcc i c P c 1 2 3 1 2 H H L C T R H L m V V V C C1 C C C2 V V V V O o mo o oc + + + + + D G V Vc V V 1 1 1 2 2 D E C C C C C V Figure 1 Block Diagram of LGDP4524 8 LGDP4524 Rev 0.9.0 Pin Function Table 2 Name
achten. - Anhaltspunkte für *richtig gute* Schaltungs-Designs findet man in Manuals aus den 80/90er Jahren. Luxman C02/03 und die Accuphase-VV seien mal als Beispiele genannt. - MC sollte man via Trafo auf MM-Niveau heben. Leider teuer, aber rauschärmer bekommt man es kaum. - Exzellente Spannungsversorgung
ich im Kommentar hinterlassen habe ("// RX, TX") ist die Reihenfolge, wie das UART-IF aus Sicht des uC aussieht, auf dem der Code läuft. => 0 ist RX am uC, 1 ist TX am uC Da TX am uC mit RX am DFPlayer verbunden werden muss (mit 1K-Widerstand dazwischen) und RX am uC mit TX am DFPlayer, ist die
Figure33. TypicalATF-55143LNAwithPassiveBiasing. Resistor R3 is calculated based on desired V , I and ds ds available power supply voltage. Capacitors C2 and C5 provide a low impedance in-band RF bypass for the matching networks. Resistors R3 and VDD–V ds (1) R3 = R4 provide a very important low frequency
. Hardened I C IP Core Every MachXO2 device contains two I C IP cores. These are the primary and secondary I C IP cores. Either of the 2 2 two cores can be configured either as an I C master or as an I C slave. The
evaluation > ein sinnvolles Feature ist. Der Standard ist von 1990. Wann gab's nochmal den ersten C-Standard? Ansi C89/ISO C90 bzw. kann ich mangels griffbereitem uralt K&R-Buch nicht sagen, ob die das vor der Standardisierung auch so gesehen haben. Zudem gilt das ganze für C++ nicht mehr sobald dort
Arc N. schrieb im Beitrag #4790684: > Der Standard ist von 1990. Wann gab's nochmal den ersten C-Standard? > Ansi C89/ISO C90 bzw. kann ich mangels griffbereitem uralt K&R-Buch > nicht sagen, ob die das vor der Standardisierung auch so gesehen haben. Das ältere K&R-C war auch eine Art Standard
Blanking (160,32) laut Datenblatt auf ungefähr 138MHz TI Application Report SLLA325A schlägt den DS90C387A für 2channel LVDS vor. Damit folgt TFP401->DS90C387A->IT6251. Und halt zusätzlich noch ein EDID EEPROM.(EDIT: Blödsinn, weil das EDID EEPROM sich schon im Display befindet) Leider finde
sinnvoll ist, ist mir durchaus bewusst :) Hat jemand eventuell eine Idee für eine Alternative zum DS90C387A->IT6251? TFP401 als HDMI RX ist schonmal super, aber vielleicht gibt es ja einen direkteren Weg zum eDP TX? Ich denke davon das ganze mit einem FPGA zu realisieren verabschiede ich mich
Alles, was ich möchte, ist: HDMI in, 2ch LVDS out, Panel 1920x1080. Eine Lösung mit TFP403 und DS90C387A funktioniert nur mit ausgewählter Hardware (Raspi und Odroid gehen damit, Rockchip geht nicht, Minnowboard geht ganz selten, weil da der level shifter vergessen wurde) Ein Menü zum Einstellen
Ich hab noch etwas von AD gefunden, dazu benötigt man aber scheinbar auch wieder zusätzlich den DS90C387A, sowie einen µC, um den AD-Chip mittels I2C zu initialisieren ... aber ob der mit allen Sources funktioniert, kann auch bisher niemand sagen ...
Teil? Auf der Patine ist dieser Chip: Double pixel LVDS display interface transmitter/receiver DS90C387VJD
Der DS90C387 ist ein LVDS-Transmitter ("Sender"), also in der Tat nicht, was Du brauchst. Obendrein ist die Kombination 387/388 ein Relikt aus der Frühzeit der Displayansteuerung, der wurde verwendet um
Dual Channel LVDS auf einem Board. Hier die links zu den Datenblättern: http://www.ti.com/lit/ds/symlink/tfp401a.pdf http://www.ti.com/lit/ds/symlink/ds90c387.pdf Im Single Channel Betrieb habe ich es so vorgesehen: TFP401A Single Colour Output - DS90C387 Even (=Single) Colour Input Im Dual Channel Betrieb habe ich es so vorgesehen: TFP401A Even/Odd Colour Output - DS90C387 Even/Odd (=DUAL) Input Nun habe ich festgestellt, dass beim DS90C387 die Möglichkeit besteht mit single color input -> dual channel output zu erzeugen. Ist es also notwendig den TFP401A
Die Länge der Ellipse wäre dann die Hypothenuse (c). Ohne jetzt mal lange zu rechnen - die länge von b ergibt sich aus dem Winkel des Lasers, den er von den 90 Grad zur Oberfläche abweicht. Und man kann sich schon anschaulich vorstellen, dass das
Hi, >werte zwischen 36°C und 99°C. du hast nicht zufällig die Pullups aktiv? Mache mal auch 18K von A5 nach GND. Aus dem Datenblatt: "Choose R1 = −VS/50 μA" Übrigens reichen auch 0,6V= 1x1N4148 für -60°C..ok -40°C Ein Spannungsteiler
[c] import struct f = open('eep.hex','rb') while f: d = f.read(4) u = struct.unpack('>2H',d) print u [/c] ergibt [c] (161, 161) (150, 151) (150, 151) (150, 151) (151,
DS2E-S-DC24V DS4E-S-DC24V 48 DS1E-S-DC48V DS2E-S-DC48V DS4E-S-DC48V 1 coil latching Part No. Nominal Voltage, V DC 1 Form C 2 Form C 4 Form C 1.5 DS1E-ML-DC1.5V DS2E-ML-DC1.5V DS4E-ML-DC1.5V 3 DS1E-ML-DC3V
von dem anderen mit 1,5c wegfliegen. http://de.wikipedia.org/wiki/Relativistisches_Additionstheorem_f%C3%BCr_Geschwindigkeiten Da kommt 0,96 c raus. Gruß, Frank
mal Zeichen "U" 288 mal Zeichen "V" 941 mal Zeichen "W" 6 mal Zeichen "X" 10 mal Zeichen "Y" 387 mal Zeichen "Z" 18 mal Zeichen "[" 910 mal Zeichen "\" 18 mal Zeichen "]" 41 mal Zeichen "^" 39 mal Zeichen "_" 19950 mal Zeichen "a" 6813 mal Zeichen "b" 12325 mal Zeichen "c" 17533 mal Zeichen
CCHW WR control pulse width HIGH Write mode 90 − − ns CCHR RD control pulse width HIGH Read mode 90 − − ns DS D0 to D7 data set-up time 10 − − ns DH D0 to D7 data hold time 10 − − ns t read access time note 8; C = 30 pF − − 30 ns ACC L OH output
nach LVDS Wandlerplatine entwickelt. Diese nutzt den DVI Receiver TFP403 und den LVDS Transmitter DS90C387A von Texas Instruments. Die Platine bekommt an einer Seite die DVI Daten von einem Pandaboard ES und gibt diese dann an einen 24" Monitor weiter. Ich habe die korrekte LVDS Zuordnung mittels eines
threadview&t=3958049&m=16486523 bzw. http://gsg-elektronik.de/shop/index.php?main_page=product_info&cPath=1&products_id=15 Die Platine ist allerdings zweilagig und getestet bis 1920x1200.
Hallo zusammen, ich habe mir eine DVI zu LVDS Brücke mit den Chips TFP403 und DS90C387A von Texas Instruments gebaut. Nach dem der erste Prototyp soweit läuft, würde ich gerne für das redesign ein weiteres Feature hinzufügen. Ich würde gerne die Signal hsync, vsync und DE abgreifen
45 TVLs_3 °C 243 frame2 46 TVLs_4 °C 244 frame2 47 TR3 °C 245 frame2 48 TR4 °C 246 frame2 49 TB2 °C 247 frame2 50 TBs_2 °C 248 frame2 51 TVL_5 °C 249 frame2 52 TVL_6 °C 250 frame2 53 TVLs_5 °C 251 frame2 54 TVLs_6 °C 252 frame2 55 TR5 °C 253 frame2 56 TR6 °C 254 frame2 57 TB3 °C 255 frame2 58 TBs_3 °C 256 frame2 59 TRs_A °C 257 frame2 60 TRs_1 °C 258 frame2
