compiliert. Hardware: Dieses minimale STM32F303CCT6 Board https://robotdyn.com/stm32f303cct6-256-kb-flash-stm32-arm-cortexr-m4-mini-system-dev-board-3326a9dd-3c19-11e9-910a-901b0ebb3621.html Als Debugger nutze ich die SW4STM32 in Kombination mit einem originalen ST-Link v2.1
RCC_CR_HSERDY)) {} // 48 MHz using the 8 MHz HSE oscillator with 6x PLL, lowspeed I/O runs at 24 MHz WRITE_REG(RCC->CFGR, RCC_CFGR_SWS_HSE + RCC_CFGR_PLLSRC_HSE_PREDIV + RCC_CFGR_PLLMUL6 + RCC_CFGR_PPRE1_DIV2); // Enable PLL SET_BIT(RCC->CR, RCC_CR_PLLON); // Wait until
Als Gast hier schrieb im Beitrag #5866847: > Als 24C16 bekomme ich den leider nicht ausgelesen... Wenn du dein 24C164 mit den Adresspins so setzt: A2 = 0 A1 = 1 A0 = 0 müsste es die gleiche Adressierung bekommen wie ein 24C16 (und somit auch
Als Gast hier schrieb im Beitrag #5866847: > Als 24C16 bekomme ich den leider nicht ausgelesen... Ja, das kann auch nicht gehen. Der 24C164 wird so adressiert, wie ab 24C32 aufwärts, d.h. er benötigt nach der I2C-Adresse noch 2 Bytes Memory-Adresse
capable of driving up to – Fast Decay 2.5 A of current from each output (with proper heat sinking, at 24 V and 25°C). • 8.2-V to 45-V Operating Supply Voltage Range • 2.5-A Maximum Drive Current at 24 V and A simple STEP/DIR interface allows easy interfacing T = 25°C to controller circuits. Mode pins
****************************************************** * * Two channel capacitive Touchswitch with 24V SPS Output * (c) Markus Sierpinski, Neuenrade, Germany * markus(at)sierpinski.com * * Die unveränderte Wiedergabe und Verteilung dieses gesamten Sourcecodes * in beliebiger Form ist gestattet, sofern
einem 23" Eizo 16:9 geliebäugelt. Aber die H-Punkte und die Breite ist ja gleich wie bei einem 24" 16:10. 23" mit 16:10 scheint es gar nicht zu geben. Da wird es wohl ein 24" 16:10 werden.
16:9, 23.0", Breite = 509 mm, Hoehe = 286 mm 21:9, 23.0", Breite = 537 mm, Hoehe = 230 mm 24": 4:3, 24.0", Breite = 488 mm, Hoehe = 366 mm 16:10, 24.0", Breite = 517 mm, Hoehe = 323 mm 16:9, 24.0", Breite = 531 mm, Hoehe = 299 mm 21:9, 24.0", Breite = 560 mm, Hoehe =
6 seconds. Typical dwell time is 4 seconds at 250 °C. 16.2.2 R EPAIRING SOLDERED JOINTS A mildly-activated flux will eliminate the need for removal Apply a low voltage soldering iron (less than 24 V) to the of corrosive residues in most applications
is set and reset by software. 0: No reset 1: Reset power control unit 27:23 Reserved Must be kept at reset value 22 I2C1RST I2C1 reset This bit is set and reset by software. 0: No reset 1: Reset I2C1 21 I2C0RST I2C0 reset This bit is set and reset by software. 0: No reset 1: Reset I2C0 89 GD32F3x0 User
is set and reset by software. 0: No reset 1: Reset power control unit 27:23 Reserved Must be kept at reset value 22 I2C1RST I2C1 reset This bit is set and reset by software. 0: No reset 1: Reset I2C1 21 I2C0RST I2C0 reset This bit is set and reset by software. 0: No reset 1: Reset I2C0 89 GD32F3x0 User
CONFIG_ARCH_PXA is not set # CONFIG_ARCH_RPC is not set # CONFIG_ARCH_SA1100 is not set # CONFIG_ARCH_S3C24XX is not set # CONFIG_ARCH_DAVINCI is not set # CONFIG_ARCH_OMAP1 is not set # # Multiple platform selection # # # CPU Core family selection # # CONFIG_ARCH_MULTI_V6 is not set CONFIG_ARCH_MULTI_V7
CONFIG_ARCH_W90X900 is not set # CONFIG_ARCH_LPC32XX is not set # CONFIG_ARCH_SA1100 is not set # CONFIG_ARCH_S3C24XX is not set # CONFIG_ARCH_DAVINCI is not set # CONFIG_ARCH_AT91 is not set # CONFIG_ARCH_MXC is not set # CONFIG_ARCH_STM32 is not set # CONFIG_ARCH_EFM32 is not set # CONFIG_ARCH_LPC18XX is not set
Wenn es klappt würde dann folgendes angezeigt: 15:20:29.945 -> Scanning... 15:20:29.945 -> I2C device found at address 0x1A ! 15:20:29.979 -> done
g76f1a1a-dirty I (455) cpu_start: Compile time: Jul 10 2021 15:07:21 I (462) cpu_start: ELF file SHA256: d63225ec5dce1e0c... I (468) cpu_start: ESP-IDF: v4.4-dev-1849-g8e3e65a47 I (474) heap_init: Initializing. RAM available for dynamic allocation: I (481) heap_init: At 3FFAE6E0 len 00001920
first property. Command 0x15. WRITE_STORAGE WRITE_STORAGE writes data to the no board storage area at the specified offset. the largest block of data that can be written at one time is 256 bytes. The command is complete when the CTS bit (and optional interrupt) is set. The ERR bit (and optional interrupt
VSSA_LVDS DY +1.8V_RUN SCD1U10V2KX-5GP +1.05V_VTT AP43 S S +1.8VS_VCCTX_LVDS 1 2 59mA VCCTX_LVDS AP45 C C L2604 VCCTX_LVDS AT46 0 C2625 0 C2624 1 C2626 IND-D1UH-21-GP AK24 S59mA VCCTX_LVDS AT45 U U SC10U6D3V5MX-3GP VCCIO D VCCTX_LVDS 6 6 DY V 2 2 2 2 2 TP2602 1 TPAD14-GP VCCAPLLEXP BJ24 L X X +3.3V_CRT_LDO
<< C 0nd C , Le can obtain the frequency incremental around f : C Figure 2 shows a typical plot of C in terms of the value of CS1, where CS1 = CS2. Figure 2. VCXO frequency vs. shunt capacitor CS1 (CS1 =
- K 0.1 ture rise to be allowed under worst case conditions, i.e., L 0.11 with resistive losses at their maximum limit. This differentiaM/N 0.12 is normally 10°C at room temperature dropping to 2°C at P 0.13 125°C. In application circuit layout, thermal management, R 0.14 available ventilation, and
c ü p s r a y a p i t s i n b s i o a c t k c b l b c n e h o i h g n e h . n e s s e p te e e H n p e n e n , A e w c e w s n B w l e e z e n , z e f d r n n , p b n p u , u s r d u t n n w at r n l g
: 0x10000 bytes (64 KiB) in pages of 1024 bytes 2019-05-02T20:32:47 INFO common.c: Attempting to write 1504 (0x5e0) bytes to stm32 address: 134217728 (0x8000000) Flash page at addr: 0x08000400 erased 2019-05-02T20:32:47 INFO common.c: Finished erasing 2 pages of 1024 (0x400) bytes
Das hier habe ich im Netz gefunden (aber den Link dazu finde ich nicht mehr). Die Datei common.c um einen Eintrag ergänzen hat es gebracht: [code] diff --git a/src/common.c b/src/common.c index ebc1f8e..448c83d 100644 --- a/src/common.c +++ b/src/common.c @@ -628,6 +628,9 @@ int stlink_load_device_params
meistens die kleinere Größe. Die mb81c4256a-70p Chips, also 4 x 256 KB könnten also für das VRAM sprechen. Aber die anderen vier KM44C1000CJ-6 Chips mit insgesamt 4 MB sind recht weit von der AMD 386 CPU entfernt.
Trident Chip sind noch einmal 4 x mb81c4256a-70p mit >> jeweils 256 KB verbaut. > > Nein, das sind 1 MBit, organisiert in 256 k x 4 Bit. In Summe also 512 > kByte. Das ist eine für Trident-VGA-Karten übliche Größe. > Ah okay, dann
) für Initialisierung PHYCS0R 0x00c0 PHYCS1R 0x00c4 PHYCS2R 0x00c8 sind undokumentiert, aber in deren Linux-Kernel-Treiber (ahci_sunxi.c) benutzt. Ausserdem fehlt auch die Information über TX- und RX-FIFOs: Grösse/Tiefe und
Ok, hab jetzt damit auf BPi-R1 getestet und bekomme ca. 105 MB/s raus (hab den dd in time sh -c "dd ..." eingebettet, und bs=1M wie im obigen original belassen). Da mein /dev/shm nur 502MB gross ist, habe ich /dev/shm/TEST_FILE 256MiB gross gemacht, d.h. mittels dd entsprechend aus /dev/urandom
Hallo, auf einem EEPROM (mit I2C-Schnittstelle) steht folgendes: ATMLH036 H2B 1 086379A <--- steht an der Stelle, wo sonst die Date-Codes stehen. Um was für ein EEPROM könnte es sich handeln? Es scheint nur 256 Byte groß zu sein
könnte eine Form von dem sein: http://ww1.microchip.com/downloads/en/DeviceDoc/Atmel-5192-SEEPROM-AT24HC02B-04B-Auto-Datasheet.pdf
V • Integrated linear regulator and DC-DC step-down converter • Operating temperature range: -40 °C to 105 °C • High performance, ultra-low power Cortex-M0 32-bit based architecture core • Programmable 256 kB Flash • 24 kB RAM with retention (two 12 kB banks) • 1 x UART interface • 1 x SPI interface
HT1632C 32´8 & 24´16 LED Driver Features · Operating voltage: 2.4V~5.5V · Integrated 256kHz RC oscillator · Multiple LED display - 32 ROW /8 COM and · Serial MCU interface - CS, RD, WR, DATA 24 ROW & 16 COM
die Widerstände würde ich 1% Metallfilm 0,25Watt nehmen. Für die Kondensatoren Folienkondensatore C1,C2,C3 oder Wima MKT C4,C5 Bei den Elkos C6,C7 würde ich normale Elkos oder Tandals nehmen Als Poti ein Burns 100KOhm linear XLR Buchsen und Stecker habe ich hier was von Neutrik rumliegen Für das
-DAC-DSD-audio-384k-XLR-decoder-Option-XMOS-or-Amanero-USB/142793308641?hash=item213f24f9e1:g:cWAAAOSwUWpa-BZf Die Endstufe ist ein Eigenbau mit Hypex UCD400OEM Modulen , hier sollte die Vollaussteuerung bei 2Volt und die Eingangsimpedanz bei 100KOhm liegen. http://manuals.audiomania.ru
deutlich bemerkbar. Beim byteweisen Beschreiben von mehrenen k Bytes ist das natürlich richtig. Beim 24C256 kann ich aber in Blöcken a' 64 byte beschreiben und muß nur ein einziges Mal pro Block den Delay benutzen.
Hanns-Jürgen M. schrieb im Beitrag #5807082: > Beim 24C256 kann ich aber in Blöcken a' 64 byte beschreiben und > muß nur ein einziges Mal pro Block den Delay benutzen. Das sind dann beim Beschreiben der 32kB schon 10s Wartezeit gegenüber nur 2,5s, wenn
Störquellen zuzuwenden: https://www.subbase-audio.de/portfolio-items/hifine/?portfolioCats=78%2C62%2C81%2C79%2C80 Man sieht, es bleibt noch viel zu tun. rhf P.S.: :-)
Dieter schrieb im Beitrag #5809217: > c2) Die Antwort steht dort unter c2)
einzige, was man bräuchte, wären die Samples aus den > EEPROMs. Mit allem Respekt, bei einem 256Bit EEPROM 9306 der da verbaut ist, können das wohl nicht gar so komplexe Samples sein... :-))
mindestens 1.5 GBit/sec Datenübertragungsrate (nicht Durchsatz) natürlich total trivial. Da klemmt man 'nen AtTinyIrgenwas rein, und der wuppt das dann.
einmal eine Vorstellung davon, ob meine Bastel-Wurzel von der Rechenzeit ganz OK oder schlecht ist. [c] /* intsqrt.c * * Quadratwurzelfunktionen fuer Integer-Variablen * * $Date: 2019-04-03 08:27:07 +0200 (Mi, 03 Apr 2019) $ * $Revision: 599 $ * * 10.01.2018 Nicolas */ #include "intsqrt.h
unoptimierten Assemblercode mal an. Der ist wirklich furchtbar naiv. Damit der schnell genug ist, muss man im C-Code ggf. diverse Verrenkungen machen.
alphanumerische Zeichen beschränkt brauchts auch keine 256 Zeichen: https://opengameart.org/content/8x8-ascii-bitmap-font-with-c-source OK, die Chinesen sehen das natürlich anders.
Der AVR kann keinen Code aus externem Speicher ausführen. Dafür mußt schon einen 8051 nehmen, z.B. AT89LP51RD2. Und bei 24MHz im Fast-Mode muß der externe Speicher auch noch verdammt fix sein.
capture registers 0 to 7 (REGMODEn bit = 1) These registers allow software to read the counter values at which the event selected by the corresponding Capture Control registers occurred. Table 256. SCT capture registers 0 to 7 (CAP[0:7], address 0x1C02 0100 (CAP0) to 0x1C02 011C (CAP7) (SCT2) and address
Hallo Zusammen, ich arbeite mit einem PIC24FJ256GA106 Chip. Ich versuche ein char bzw. einen String über UART zu empfangen. Da ich mich noch nicht so gut auskenne, wollte ich dies mit dem MCC Configurator versuchen. So erhielt ich folgenden Code
} </code> */ uint16_t UART1_StatusGet (void ); #ifdef __cplusplus // Provide C++ Compatibility } #endif #endif // UART1_H [/c] Dazu habe ich folgendes C File: [c] #include "uart1.h" /** Section: Data Type Definitions */ /** UART Driver Queue
das ganze somit 1000 mal 1 Byte * 100.000 Zyklen * 4 also 4.000.000.000. Jede Std macht also 24 mal am Tag. Das widerrum heisst also 4.000.000.000 / 8760 (24 * 365) also 456.621 Jahre würde man nun sich diese Daten speichern. Habe ich das richtig verstanden!? Bei 2 Bitmustern wären es
bei solchen Zeiträumen eher über folgendes Limit gedanken machen :-) Data retention: 20 years at 85°C/100 years at 25°C(
Industrial -40°C to +8C° Industrial GD32F103R6T6 32 LQFP64 Green -40°C to +8C° Industrial GD32F103R8T6 64 LQFP64 Green -40°C to +8C° GD32F103RBT6 128 LQFP64 Green Industrial -40°C to +8C° Industrial GD32F103RCT6 256
OSC16ERR5V[7:0] Access R R R R R R R R Reset 0 0 0 0 0 0 0 0 Bits 7:0 – OSC16ERR5V[7:0]: OSC16 error at 5V This registers contain the signed oscillator frequency error value when running at internal 16MHz at 5V, as measured during production. 6.9.2.6 OSC20 error at 3V Name: OSC20ERR3V Offset: 0x24 Reset
