Voltage-Level Translator

[Reinhard H. (Firma: PRIVAT) (pdp11gy)]

Hallo zusammen,
ich befasse mich mit Disk Emulatoren, Disken so um/ab 1980 , also z.B. 
DEC-RL01/RL02 und ST506/412/225 Emulatoren ( siehe meine homepage) . 
Dazu benütze ich das DE0-Nano Board. Das Problem, ich muss die alten TTL 
Bus Signale zur modernen FPGA Welt schalten. Es läuft zwar mit einen 
Widerstand Netzwerk ( 1K/680 ). Hier ist Grounding extrem wichtig aber 
es läuft mit einen guten Ntzteil einwandfrei. Dennoch aber habe ich 
schon das zweite DE0-Nano board verheizt. Nun habe ich es mit den 
Converter chips  HC4050  versucht, die sind aber zu langsam, denn das 
disgn läuft mit einer switch clock von 80Mhz. Nun will ich es mal mit 
den Voltage-Level Translator - TXB0104 versuchen. Hat da schon jemand 
Erfahrung ? Ideal wäre natürlich eine Opto-Koppler-Konverter Trennung. 
Da kenne ich mich gar nicht aus und vielleicht hat jemand einen Tipp 
oder/und schon mal so etwas gemacht?
Wünsche auch allen schöne Feiertage und gutes Gelingen im 2014er, 
Reinhard

[Lattice User (Gast)]

Kommt darauf an ob du auf der 5V Seite TTL oder CMOS Pegel hast.
Der TXB0104 ist für CMOS Pegel (2.5V Threshold) geeignet.

5V TTL ist bezogen auf den Threshold und minimalen Highlevel 
weitestgehend mit LVCMOS33 kompatibel, d.h. man muss nur die Spannungen 
>3.3V vom FPGA fernhalten. Das geht mit FET Switches, z.B. SN74CBTD3861

[Luther B. (luther-blissett)]

HC ist für so was zu langsam, du kannst aber einfach die Logikfamilie 
wechseln. LVC ist schnell genug und kann bis 5.5V ab:

http://www.ti.com/lit/ml/scyb004b/scyb004b.pdf (Seite 3)

Dieser Baustein würde sich anbieten:

http://www.ti.com/lit/ds/symlink/sn74lvc16245a.pdf

[Reinhard H. (Firma: PRIVAT) (pdp11gy)]

Auf der 5V Seite habe ich TTL Pegel. Allerdings auch noch beim 
RL-Simulator +/- 5Volt differential bus. Die Transmitter/Receiver Chips 
sind kaum mehr erhältlich und ich wollte diese differential Siganle über 
ein Widerstand-Netzwerk zum FPGA schalten, habe aber letztendlich auch 
einen FPGA zerstört. Ok, dann versuche ich es mal mit eueren Tips und 
sag erst mal danke.

[Amateur (Gast)]

Bist Du Dir sicher, dass Du die Geschwindigkeit brauchst?

Die ollen Laufwerke waren, verglichen mit dem was heute angesagt ist, 
doch quälend langsam.

Auch bei den Signalen. HC40** war doch damals aktuell.

[Reinhard H. (Firma: PRIVAT) (pdp11gy)]

Misverständnis: Es geht hier nicht um die alte Bus-speed. Mein FPGA 
Design läuft voll synchron mit 80Mhz, bzw. 65.6Mhz, deshalb gehts nicht.

[Duke Scarring (Gast)]

Reinhard Heuberger schrieb:
> TXB0104
Je nach Versorgungsspannung ist die Datenrate auf 20 Mbps bis 60 Mbps 
begrenzt. Außerdem mußt Du drauf achten, das auf der zu treibenden Seite 
die Impedanzen hoch genung sind, sonst wird in die falsche Richtung 
getrieben.

Duke

[Falk B. (falk)]

@ Reinhard Heuberger (Firma: PRIVAT) (pdp11gy)

>Misverständnis: Es geht hier nicht um die alte Bus-speed. Mein FPGA
>Design läuft voll synchron mit 80Mhz, bzw. 65.6Mhz, deshalb gehts nicht.

Ja und? Das ist doch wahrscheinlich nur der interne Takt IM FPGA. Die 
IOs zur alten 5V Klappertechnik schalten doch nicht mal ANSATZWEISE so 
schnell. Und nur DIE bruchen die Pegelwandler.

+/-5V Signale könnte man mittels RS485 Empfängern verarbeiten, die 
richtgen Typen schaffen 25 Mbit/s und mehr.