ADF4351-Register

[A. K. (Gast)]

Hallo

Ich versuche nun schon seit geraumer Zeit einen ADF4351 zu bändigen, 
allerdings gelingt mir das nicht so ganz.

Der Chip lässt sich ansteuern und die Stromaufnahme ist normal.
Ich führe die 10Mhz Referenz extern mittels 33120A zu, Schaltung laut 
Datenblatt Seite 25.
Das ganze ist auf einer 4 Lagen Platine, Spannungsversorgung nach 
Datenblatt geblockt und ruhig.
Der Schleifenfilter ist mit ADI Sim entworfen und funktioniert laut 
Simulation auch.
Allerdings bekomme ich aufs verrecken kein Signal aus dem IC heraus, ich 
habe schon einige Einstellungen probiert, bekomme aber trotzdem keinen 
Lock.

Im Anhang Messungen sowie Schaltung+Layout

Ich befürchte einen dummen Fehler in der Registerzuweisung, dh. 
irgendeine Einstellung übersehen oÄ.

Die Massefläche ist beim Layout ausgeblendet.


LG

[Mario H. (rf-messkopf)]

Arno K. schrieb:
> Allerdings bekomme ich aufs verrecken kein Signal aus dem IC heraus, ich
> habe schon einige Einstellungen probiert, bekomme aber trotzdem keinen
> Lock.

Kein Signal am Ausgang, kein Lock-Detect-Signal, oder beides?

> Ich befürchte einen dummen Fehler in der Registerzuweisung, dh.
> irgendeine Einstellung übersehen oÄ.

Auf den ersten Blick sehe ich keinen Fehler in Deinem Bild, außer dass 
das Datenblatt für Int-N-PLL die Einstellung LDP = 10 ns empfiehlt.

An Pin 4 (Chip Enable) und Pin 26 (RF Power Down) liegt jeweils ein 
High-Pegel? Pin 26 muss laut Datenblatt tatsächlich High sein, um den 
Ausgang zu aktivieren, auch wenn er RF Power Down heißt.

[A. K. (Gast)]

Mario H. schrieb:
> Int-N-PLL die Einstellung LDP = 10 ns empfiehlt.

Das war es wohl!
Nun lockt die PLL als wäre nie etwas gewesen.....
Sicherlich nicht optimal, aber im Anhang das Spektogramm.
Und erneut hat Dr. Hellmich sehr geholfen, vielen Dank.

LG

[Mario H. (rf-messkopf)]

Arno K. schrieb:
>> Int-N-PLL die Einstellung LDP = 10 ns empfiehlt.
>
> Das war es wohl!
> Nun lockt die PLL als wäre nie etwas gewesen.....

Okay, schön, dass es funktioniert. Aber ich sehe gerade, dass das 
Datenblatt doch LDP = 6 ns für Int-N-PLL empfiehlt. D.h. Register 2, Bit 
7 setzen. Das Datenblatt ist an manchen Stellen etwas kryptisch.

Das könnte darauf hindeuten, dass das Einrasten nur marginal 
funktioniert, d.h. nur mit größerem Lock-Vergleichsfenster.

> Sicherlich nicht optimal, aber im Anhang das Spektogramm.

Die Abblockung der Betriebsspannungen ist auch nicht wirklich optimal, 
mit den Kondensatoren nicht direkt an den Pins und durch ein Via 
verbunden auf der Rückseite der Platine. Zudem sind alle 
Betriebsspannungen zusammengebunden.

[A. K. (Gast)]

Mario H. schrieb:
>
> Die Abblockung der Betriebsspannungen ist auch nicht wirklich optimal,
> mit den Kondensatoren nicht direkt an den Pins und durch ein Via
> verbunden auf der Rückseite der Platine. Zudem sind alle
> Betriebsspannungen zusammengebunden.

Ok, ich werde wohl auch die Abblock Cs in 0402 machen müssen, damit sie 
auf die Oberseite passen, das mache ich aber trotz Stereomikroskop eher 
ungern.

Wie genau meinst du "alle Betriebsspannungen zusammegebunden" ?
Ist es tatsächlich nötig einzelne Spannungsregler zu verwenden -das habe 
ich schon einmal gesehen für den ADF- oder meinst du hiermit zusätzliche 
Abblock Cs?

Im Internet ist das ja immer etwas schwierig, es gibt von einlagigen 
Designs bishin zu Multilayer Aufbauten mit sehr vielen Finessen ziemlich 
alles für diesen IC.
Ich dachte, dass ich mit meinem Aufbau und dem Schirmhaus schon eher gut 
dabei bin, aber man irrt anscheinend.

LG

[HF Pfuscher (Gast)]

Arno K. schrieb:
> Wie genau meinst du "alle Betriebsspannungen zusammegebunden" ?

Ich bin zwar nicht der der es gesagt hat, will aber darauf
eingehen:

Es ist durchaus sinnvoll die verschiedenen Spannungs-Pins
des ADF4xxx mit einzelnen L(Ferriten)/C-Tiefpässen separat
an die gemeinsame Versorgungsspannung anzuschliessen. Damit
verhindert man Übersprechen von Schaltungsteilen zu anderen
die sich elektrisch möglichst nicht "sehen" sollen.

Das Ergebnis ist ein möglichst phasenrausch- und neben-
linienarmes Synthesesignal.

Dies wurde bereits in diversen ADF4351-Threads hier besprochen.
Einfach mal die Suche anwerfen ....

[Mario H. (rf-messkopf)]

HF Pfuscher schrieb:
> Dies wurde bereits in diversen ADF4351-Threads hier besprochen.
> Einfach mal die Suche anwerfen ....

Ja, das war zuletzt hier:
Beitrag "ADF4351 et al. : Performance Messungen und Diskussion"
und teilweise hier:
Beitrag "Verstärker 1-1500MHz 1Watt"

Arno K. schrieb:
> Ist es tatsächlich nötig einzelne Spannungsregler zu verwenden -das habe
> ich schon einmal gesehen für den ADF- oder meinst du hiermit zusätzliche
> Abblock Cs?

Das kommt letztlich auf Deine Anforderungen an, aber grundsätzlich gilt 
das, was HF Pfuscher gesagt hat.

Besonders die VCO-Betriebsspannung sollte man gut sauber halten, weil 
sich da jeglicher Schmutz in Form von Nebenlinien und zusätzlichem 
Rauschen im Signal niederschlägt. Insbesondere sollte man sie auch 
möglichst gut vom Presslufthammer Ladungspumpe isolieren.

> Im Internet ist das ja immer etwas schwierig, es gibt von einlagigen
> Designs bishin zu Multilayer Aufbauten mit sehr vielen Finessen ziemlich
> alles für diesen IC.

Viele der China-Module sind sicher nicht gerade Musterbeispiele für 
gutes Hochfrequenzdesign. Und gegen Einkopplung über die 
Betriebsspannung helfen die Abschirmung und eine durchgehende Massenlage 
wenig bis gar nichts.

[Pandur S. (jetztnicht)]

Es gibt speziell geeignete Spannungsregler fuer VCOs und dergleichen :
HMC1060, HMC976, HMC860, mit Rauschamplituden um die 1.5uVrms

Sowas sollte man sich fuer erhoehte Anforderumeg schon goennen. Einen 
fuer die VCO Spannung (Vp) sowie einen fuer die Analogversorgung (Vc)

[Tom R. (tt_r)]

So wie im Anhang gezeigt, gehts bei mir ganz gut. Habe zwei getrennte 
Spannungsregler.