Diese Seite enthält eine Übersicht über verschiedene Logic Analyzer Selbstbau-Projekte.

Inhaltsverzeichnis 1 AVR-basiert 1.1 LoLA 1.2 AVR USB Logikanalysator 1.3 µLab LA 1.4 Simple Logic Analyzer 2 FPGA / CLPD 2.1 Sump's Logic Analyzer 2.2 eebit Logic Analyzer 2.3 miniLA 2.4 lekernel's USB Logic Analyzer 3 Sonstiges 3.1 In Planung: Mikrocontroller.net LA 3.2 In Planung: Logikanalysator mit Palm

[bearbeiten] AVR-basiert

[bearbeiten] LoLA

• 2002 von A. Hinrichs
• AT90S1200 Controller with a 2k-RAM
• ASM

LoLA is a 8-Bit Logicanalyzer. Internal sampletimes from 2us to 16ms. Triggerword with don't cares. External clock or trigger on rising or falling edge. Timing and state with I2C-analysis. 2k memory, very low cost. With Pulsegenerator. Programmable Ti and Tp 1us..8sec, Duty-Cycle, Period/Frequency, Continuous- and Burst-Mode. 16- and 32-bit Software for Windows

Projektseite bei avrfreaks.net

[bearbeiten] AVR USB Logikanalysator

• 2006 B. Sauter
• Mega 32 & USBN9604
• 8-Bit
• 250kHz online, 1000 Samples @ 4MHz
• USB

http://www.mikrocontroller.net/topic/48559

[bearbeiten] µLab LA

• 2007 µLabs
• Mega 8
• 8-Bit, 24Mhz
• Ram zur Aufzeichnung
• LCD
• USB
• Software: Linux, zur Ausgabe von VCD

http://www.microlaboratories.com/?page_id=77

[bearbeiten] Simple Logic Analyzer

• 8-channel
• 32kB SRAM
• RS232
• 2 MHz
• Software: Win GUI

http://antoniak.ep.com.pl/index.php?id=sla

[bearbeiten] FPGA / CLPD

[bearbeiten] Sump's Logic Analyzer

• 32 Kanäle bis 100 MHz, 16 Kanäle bei 200 MHz
• 200 MHz - 10 Hz Sampling Rate
• 256 KSamples Speicher (1 MByte)
• Ankopplung über RS232
• Java Software

Der LA hat wahlweise einen einfachen Trigger (Rising/Falling mit Maskierung) oder einen komplexen 4stufigen Trigger, sowie einen einfachen zuschaltbaren Noise Filter, der Pulse kürzer als 1/100 MHz filtert um Crosstalk-Effekte in den Anschlussleitungen zu kompensieren. Der Speicher wird im Wartezustand als "Ringstack" kontinuierlich beschrieben. Dadurch können auch Daten von vor der Trigger-Auslösung ausgelesen werden.

Das Gerät nutzt das Xilinx Spartan 3 Starter Kit Board von Digilent (Kosten Stand Mai 2006: 100 - 150 Euro). Es muss lediglich der FPGA beschrieben und die Software eingerichtet werden. Die Software nutzt für den Zugriff auf die RS232 die RXTX Bibliothek, die für alle gängigen Betriebssysteme existiert.

Projektseite bei sump.org

[bearbeiten] eebit Logic Analyzer

• 32 Kanäle
• 100 MHz Sampling Rate
• 65 KSamples Speicher pro Kanal (2 MByte)
• Ankopplung über ISA-Bus oder Parallelport
• 2 stufiger Trigger
• einfaches Windows-Programm zur Steuerung/Darstellung

Der LA basiert auf einem Altera FPGA und speichert die Daten in einem externen SRAM. Die Hardware existiert in 2 Varianten, einmal als PC/104-Karte und mit einem Parallelinterface.

Projektseite

[bearbeiten] miniLA

• 32 Kanäle
• 100 MHz Sampling Rate

Der LA basiert auf einem Xilinx CPLD.

http://minila.sourceforge.net/

[bearbeiten] lekernel's USB Logic Analyzer

• 24 Kanäle

Der LA basiert auf einem Altera Cyclone II FPGA. Alle Schaltpläne, VHDLs, Designer Dateien stehen zur Verfügung. Leider nur ein Quick+Dirty Linux Treiber erstmal da.

Projektseite

[bearbeiten] Sonstiges

[bearbeiten] In Planung: Mikrocontroller.net LA

Hier entsteht langsam seit Mitte 2005 ein komplexer (FPGA, CLPD, AVR) Logic Analyser für recht gehobene Ansprüche, allerdings ist die Beteiligung seitdem etwas eingeschlafen:

• Hardware
• Software

[bearbeiten] In Planung: Logikanalysator mit Palm

In Planung, Brainstorming: Palm-Logicanalyzer