www.mikrocontroller.net

Forum: Mikrocontroller und Digitale Elektronik COOLLA mein neuer minila


Autor: wolfgang (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,
ich werde mir diese Version meines Minila bauen.
-coolrunnerII CPLD
 dual edge clocking für sampling, wenig Strom
-galvanische Trennung USB  ADUM4160
-Stromversorgung über USB mir DC-DC Wandler
-Empfänger 74ALVTH162244 auf dem Board
-40-poliger Steckverbinder wie Logicport damit deren Teile wie Mictor 
Adapter etc benutzt werden können.
-ParPort Unterstützung nur zum Test
-USB interface ohne Multiplexer gibt einen Ausgang mehr da kein DWAIT
-Lötbrücken um eventuell einen XC95288 zu versuchen

Was bisher läuft - alte Testplatine mit XC2C384-10TQ144C mit 40Mhz mit 
256K Speicher geht nach ISE aber bis 60Mhz noch nicht getestet.
100Mhz und mehr braucht XC2C384-7TQ144C. Mit XC2C256-6TQ144C geht 
wahrscheinlich min 150Mhz braucht aber Änderungen an der Firmware da 
Grösse nicht passt aber mit LFSR countern sollte es gehen.
Nur CPLD und Ram bestückt da damals noch ADUM1400 zur galvanischen 
Trennung angedacht waren.
Zur Zeit Betrieb über Minila USB-Parport Adapter ohne Multiplexer und 
seperatem ADUM4160 mit DC-DC Wandler.
Habe noch einige OKW Motec Gehäuse, daher die Platinengrösse.
Widerstände am 40-pol Stecker sind nur Platzhalter für Samtec FTSH 
Stecker. Damit lassen sich Pegelsteller als Aufsteckplatinen 
realisieren.

Muss nur noch schauen wer die nächste Musterplatine herstellt. Habe mir 
schon länger aus USA XC2C384-7TQ144C mitgebracht damit der Test mit 
100Mhz losgehen kann.

Autor: Wolfgang R. (portside)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Es ist endlich soweit

der neue coolLA ist fertig.

Weitere Informationen gibts bei

http://coolla.freeunix.net

allerdings auf englisch da ich diese Seite auch in der minila 
Mailingliste veröffentlicht habe.

Der CoolrunnerII ist nur halb voll und ich hoffe Mitstreiter beim Update 
der Firmware wie zusammenführen von state und time Analyse zu finden. 
Bin selbst nicht so der VHDL Guru.

Weiter findet man auf der Seite eine etwas längere Beschreibung wie die 
vorhandene minila Win Software mit USB Anschluss auf Linux mit einer 
WineLib so hergestellt wird.


Und ein passendes Gehäuse ist auch dabei.

So long Wolfgang

Autor: confused (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
toll, aber schwarze Schrift auf dunkelblauem Grund - davon bekommt man 
ja Augenkrebs. Wenn man den Text markiert, dann kann man ihn vernünftig 
lesen.

nix für ungut

Autor: Alter MiniLA (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo, habe zwei Fragen:

Kann mann eine Leiterplatte bekommen ?

Läuft die normale Software aus dem MiniLA Projekt ?

Autor: Wolfgang R. (portside)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> Kann mann eine Leiterplatte bekommen ?
Wenn entsprechend Interesse besteht ja!
avnetexpress soll ab Herbst auch in Deutschland präsent sein, so dass 
der schnellere CPLD hoffentlich einfacher und billiger erhältlich ist. 
Kostet im USA zur Zeit bei einem Stück ca $34 bei rs-online €41 
Einzelstück

> Läuft die normale Software aus dem MiniLA Projekt ?

Ja für die Time- und State-Analysis, allerdings ist es gut wenn 
erweiterte Versionen für 256k oder 512k Ram benutzt werden. Hab die 
Binaries mal auf http://coolla.freeunix.net hinterlegt.

Dort gibt es jetzt auch all in one d.h. time und state zusammen mit 
geänderter Software mit Knopf zum umschalten.
Ausserdem ist zum Test die Zeitbasis bei der Stateanalyse jetzt 
ebenfalls
umschaltbar. Die Stateanalyse allein kennt nur 10ns maximal.

Autor: Gregor R (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo

Ich bin sehr interressiert an dem Nachbau dieses LA. Vorallem sind alle 
Bauteile bei Farnell bestellbar. Vorallem die wichtigen wie das CPLD und 
das SRAM. Ich möchte die Platine jedoch noch vorher meinen Wünschen 
anpassen. Da ich die Platine zuhause herstellen kann (kann 
Leiterbahnbreiten bis min. 0.2mm ätzen dank LED BELICHTUNG), muss ich, 
da ich nicht chemisch durchkontaktieren kann, die dukos unter den ICs 
nach außen verschieben. Dazu brauche ich aber die Eagle brd und sch 
files. Die hast du angeblich auch auf deiner Internetseite zum Download 
bereitgestellt. Jedoch ist das ein .tar Archiv in dem ein .tbz Archiv 
eingebettet ist. Ich hab kein Programm gefunden mit dem ich das Archiv 
unter Windows öffnen kann. Könntest du vielleicht so nett sein die files 
als .rar oder. zip zur Verfügung zu stellen.

Danke schon mal im Vorraus, Gregor

Autor: Wolfgang R. (portside)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Tar Archive mit bzip2 kompromiert
www.7-zip.org kann das.

Autor: Gregor R. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Vielen Dank!

Kann das Archiv jetzt öffnen.
Im Archiv ist nur die Board Datei. Kannst du die .sch Datei auch noch 
posten.
Wäre nett.

Danke Gregor

Autor: Thomas R. (tinman) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Gregor R schrieb:

> Ich bin sehr interressiert an dem Nachbau dieses LA. Vorallem sind alle
> Bauteile bei Farnell bestellbar. Vorallem die wichtigen wie das CPLD und
> das SRAM.

SRAM schon CPLD nciht wirklich da Farnell nur die -10 version hat und 
die ist gut für 40-60MHz sample rate.

Die -7 sind leider nciht einfach zu kaufen, nix zu finden bei den 
distris in Europa. Wolfgang hat genau wie ich aus den USA bezogen, beim 
avnet.com gibts noch welche.


> Könntest du vielleicht so nett sein die files
> als .rar oder. zip zur Verfügung zu stellen.
>

Winrar kann es auch entpacken.

Autor: Gregor R. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Thomas R. schrieb:
> SRAM schon CPLD nciht wirklich da Farnell nur die -10 version hat und
> die ist gut für 40-60MHz sample rate.
>
> Die -7 sind leider nciht einfach zu kaufen, nix zu finden bei den
> distris in Europa. Wolfgang hat genau wie ich aus den USA bezogen, beim
> avnet.com gibts noch welche.

Darf ich auch erfahren worin der Unterschied zwischen den beiden Typen 
liegt? Laut Spezifikation haben ja beide 217 MHz maximalen Takt.

Lg Gregor

Autor: Gregor R. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hab die Antwort schon gefunden. das 10 soll bedeuten dass ein logisches 
Signal von einem Pin als Eingang zu einem Pin als Ausgang maximal 10ns 
brauchen darf. Bei 7 sind das dann max 7ns. Somit ist alles klar :) .

Autor: Gregor Rudorfer (gregor_r)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Thomas R. schrieb:
> Die -7 sind leider nciht einfach zu kaufen, nix zu finden bei den
> distris in Europa. Wolfgang hat genau wie ich aus den USA bezogen, beim
> avnet.com gibts noch welche.

Das stimmt. Doch wie Wolfgang weiter oben geschrieben hat gibts den CPLD 
auch bei RS-Components. Damit keine Missverständisse entstehen: es geht 
hier um den mit Speedgrade 7. Mit 41€ natürlich schon empfindlich 
teuerer.

http://tinyurl.com/XC2C384-7TQG144C-bei-RS

Doch nachdem ich auf avnet.com nachgesehen hab, mich dort registriert 
hab und eigentlich den CPLD schon bestellen wollte, bin ich vor den 
Versandkosten von minimum 37$, wenn ich mich recht erinnere, 
zurückgeschreckt. Wenn man den Preis des CPLDs von 34$, die 
Versandkosten von 37$ und dann noch die unvermeidlichen Zollgebühren 
mitberechnet kommen schon an die 80 -85 $ zusammen. Umgerechnet 59 - 
63€. Da ist das RS Angebot ja noch günstig.
Vorallem ist der CPLD schon nach 1 bis 2 Tagen mit dem Paketdienst bei 
mir. Wer weis wie lang das aus den USA brauchen würde. Werde mir den 
CPLD also in heute oder morgen noch bei RS bestellen.

Den Rest bestelle ich dann bei Farnell.

@Wolfgang
Hast du schon die .sch Datei geuploaded? Möchte nämlich auch eine andere 
Spannungsversorgung einbauen. Mit einem Stepdown- Regler LT3640, davon 
hab ich noch Samples. Der macht mir 2 Ausgangsspannungen. Da ich vorhabe 
den LA gänzlich extern zu versorgen also ohne USB-Power Option hab ich 
einen Eingangsspannungsbereich von 10 bis 18V geplant. Da man als 
Hobbyelektroniker, jedenfalls bei mir ist es so, sehr viele 12V 
Netzteile herumliegen hat. 5V Festspannungsnetzteile sind eher seltener 
auf meinem Labortisch zu finden. Der LT3640 macht dann zum einen 5V für 
den FTDI, 3.3V für die IO VDD des CPLDs und die Level-Shifter und den 
anderen 3.3V Kram auf der Platine. Die Belastbarkeit der 3,3V Schiene 
ist dann ca. 1A. Das sollte Ausreichen. Die 1.8V CoreVDD für den CPLD 
mach ich dann aus den 3.3V mittels Linearregler -> minimale 
Verlustleistung.

Mfg Gregor

Autor: Wolfgang R. (portside)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Habe das coolla.sch zum brd hinzugepackt

Autor: Gregor Rudorfer (gregor_r)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wolfgang R. schrieb:
> Habe das coolla.sch zum brd hinzugepackt

Vielen Dank!

Werde meine Bearbeitungen in den nächsten Tagen durchführen und das 
Ergebnis natürlich dann hier posten, ist ja open source :)

Ich werde zusätzlich die Komponenten für das USB Interface auf eine 
extra Platine auslagern die man dann auf die LA Platine steckt wenn man 
mit ihm arbeitet. Somit kann man die USB Platine auch für sonstige 
Basteleien einsetzen. Dadurch dass die USB Platine dann auch universell 
verwendbar ist, spendiere ich der Platine dann auch auch einen teuereren 
und schnelleren FT2232HL.

Lg Gregor

Autor: Wolfgang R. (portside)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Gregor Rudorfer schrieb:
> spendiere ich der Platine dann auch auch einen teuereren
> und schnelleren FT2232HL

Da lasse ich mich überraschen wie schnell die Übertragung dann ist. Nach 
meiner Auffassung ist der Flaschenhals das chaotische Host-Bus Protokoll 
von FTDI welches zu jedem lesen oder schreiben eines Bytes einen 
zusätzlichen USB transfer braucht. Und da schlägt dann der Protokoll 
Overhead und die Zeitscheiben von USB zu.
Wenn man wirklich schnellere Übertragung will braucht man anderen 
USB-Contoller oder anderen Übertragungs Mode wie Fifo.
Selbst mit USB1 und ordentlichem Controller müssten die 16MBit in 2s 
übertragen werden.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.