www.mikrocontroller.net

Forum: FPGA, VHDL & Co. FPGA -->Takt (Anfängerfrage)


Autor: Gerd (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo allerseits!

Eine ganz kurze Frage, die ich so in keinem anderen Thread gefunden habe 
(wahrscheinlich da sie zu trivial ist):

Braucht ein FPGA unbedingt einen externen Takt zum Laufen 
(beispielsweise von einem Development-Board) z.B. für getaktete 
Logikoperationen, oder hat er (bspw. ein Spartan 3) auch einen eigenen 
Oszilator?

Im Datenblatt steht nur was von den Global-Clocks, aber nicht, wo sie 
her kommen... wahrscheinlich von außen....

Autor: hunz (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
externer oszillator ist nötig, daraus kannman intern dann aber mit dem 
dcm verschiedene takte erzeugen

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@  Gerd (Gast)

>Braucht ein FPGA unbedingt einen externen Takt zum Laufen
>(beispielsweise von einem Development-Board) z.B. für getaktete
>Logikoperationen,

Ja.

> oder hat er (bspw. ein Spartan 3) auch einen eigenen
>Oszilator?

Nein.

>Im Datenblatt steht nur was von den Global-Clocks, aber nicht, wo sie
>her kommen... wahrscheinlich von außen....

Ja.

MfG
Falk

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> Braucht ein FPGA unbedingt einen externen Takt zum Laufen
> (beispielsweise von einem Development-Board) z.B. für getaktete
> Logikoperationen, oder hat er (bspw. ein Spartan 3) auch einen eigenen
> Oszilator?
Von Xilinx kanns keiner, aber bei einigen Lattice-FPGAs kann man eine 
Komponente installieren, die den Konfigurationstakt, der eigentlich zum 
Laden aus einem Konfig-Prom dient, auch im FPGA als Taktquelle zur 
Verfügung stellt. Schade eigentlich, dass Xilinx das nicht auch tut 
:-(

Autor: Gerd (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
danke!

und wie ist das, wenn man ohne externen Takt Eingaben mit 
Verzögerungszeiten macht, z.B. a <= b after 50 ns? könnte man so nich 
wie bei einer Testbench einen Takt "simulieren"?

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Gerd (Gast)

>Verzögerungszeiten macht, z.B. a <= b after 50 ns? könnte man so nich

Dies VHDL-Konstrukte sind nur für die Simulation, aber nicht real 
synthetisierbar.

MFG
Falk

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Gerd (Gast)
> Verzögerungszeiten macht, z.B. a <= b after 50 ns?
Siehe auch im Beitrag "Quartus ignoriert AFTER"

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.