www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Warum nicht Lattice?


Autor: T. H. (pumpkin) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Moin moin,

eine Frage in die Runde:

  Was spricht dagegen FPGA's von Lattice zu verwenden?

Der Marktanteil von Lattice ist nicht sehr hoch (ganz grob: ~0.2 Mrd. $ 
2008, zum Vergleich Xilinx ~2 Mrd. $, Altera 1.4 Mrd. $), das muss ja 
einen Grund haben. Sicherlich wechselt man ungerne wenn man sich erstmal 
auf einen Hersteller eingelassen hat, aber meiner Meinung erklärt das 
nicht den verschwindend geringen Anteil. Die IDE ist bezahlbar - und 
arbeiten lässt sich damit auch, wie ich aus eigener Erfahrung berichten 
kann. Ausstattungsmäßig, preislich, ... sind die Lattice-Teile vorne mit 
dabei.

Was sind eure Erfahrungen?

Autor: Christian R. (supachris)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hm, wir hatten mal versucht, mit dem MachXO was zu machen. Aber ging 
nicht. Die Kiste war damals noch recht verbuggt. Die IDE war grässlich, 
Simulation zum Glück über Modelsim. Gab aber auch Probleme mit den Libs. 
Der Core-Generator hat nur kaputte Cores ausgespuckt, die FIFOs waren 
immer kaputt. Als die bei Lattice nach 3 Monaten dafür immer noch keine 
Lösung hatten, haben wir´s aufgegeben und sind bei Xilinx geblieben. Die 
kennen wenigstens ihre Fehler :)

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Dieser MachXO macht sich gar nicht so schlecht als Ersatz für die 
Xilinx-CPLDs. Die Lösung mit dem Flash ist auf jeden Fall besser 
gelungen als bei den Xilinx AN-Typen und auf FPGAs programmiert es sich 
einfach schöner als suf CPLDs  ;-)
Ein nettes Gimmick ist der Config-Oszillator, der auch als Taktgeber 
verwendet werden kann. Irgendwelche Macken und Einschränkungen findest 
du bei jedem FPGA. Xilinx hat auf der FPGA-Schiene aber ein paar Jahre 
Vorsprung und das merkt man schon.

Autor: Matthias G. (mgottke)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Die Lattice-Bausteine sind vor allem bei kleineren Stückzahlen und 
kleineren FPGA interressant. Da gibt es vor allem was 
Versorgungsspannungen angeht durchaus Varianten, bei denen man mit 3,3V 
für alles auskommt. Der Konfig-Flash ist auch noch mit drin.

Im übrigen hatte ich mit Lattice bisher nicht mehr Probleme als mit 
Xilinx und Altera. Also durchaus zu empfehlen.

Autor: SuperWilly (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ein deutlicher Plus-Punkt für den Einsatz von Lattice-Bausteinen:

Selbst für kleine bis mittelgroße Unternehmen ist der Lattice-Support
(aus eigener Erfahrung) hervorragend. Diesen Support habe ich bei
Altera allerdings vermisst.



Gruß,
SuperWilly

Autor: Andreas (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Vielleicht noch etwas Hintergrund zu Lattice und Marktanteilen:

Lattice ist ein Nachzuegler auf dem FPGA Markt.
Altera und Xilinx sind deutlich länger am Markt mit FPGAs als Lattice.

Alleine das Marketingbudget das Altera und Xilinx im Jahr verbraten 
würde die Betriebskosten von Lattice auf Jahre finanzieren. 
Dementsprechend ist auch die Marktpenetration von Lattice deutlich 
kleiner.

Das FPGA Know-How wurde ( zumindest zum Teil ) mit der Übernahme der 
ORCA Produkte von AT&T in die Firma geholt. Die ORCAs wiederum stammen 
direkt aus einer zeit der Kooperation zwischen AT&T und Xilinx. Man sehe 
sich hier die Makrozellenstruktur der XC3xxx und der ORCAs im Vergleich 
an.
Auch die zugrundeliegenden Entwicklungstools beider Firmen stammen aus 
der selben Feder ( Neocad ).

Wie schon einer in einem anderen Lattice Thread erwähnte liegen bei 
Lattice in der Regel zwischen der Ankündigung eines Produktes und deren 
Verfügbarkeit nur kleine Zeitspannen, während vor allem das 
Xilinxmarketing sehr aggresiv mit Produkten wirbt die erst Monate später 
auf dem Markt erscheinen ( und da dann auch nur wenige Exemplare einer 
Modellreihe ).

Gruss

Andreas

Autor: Arndt Bußmann (Firma: Helion GmbH) (bussmann)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Es gibt verschiedene Gründe dafür, warum es so ist, das bedeutet aber 
nicht, dass es so bleiben muss.

Ein Grund ist sicherlich, dass Xilinx und Altera ein extrem starkes 
Marketing betreiben und auch Bausteine ankündigen, die erst in 
Monaten/Jahren erhältlich sind. Lattice ist da deutlich zurückhaltender, 
wie man zuletzt am ECP3 gesehen hat. Die Pressemitteilung kam erst, als 
schon die ersten Bausteine erhältich waren (das war bei Altera/Xilinx 
schon immer anders...)...

Ein sehr häufiges Argument, welches man oft von Kunden hört ist, dass 
man nur mit dem Marktführer zusammenarbeiten möchte und man daher immer 
Altera/Xilinx nimmt.

Viel schauen außerdem "nur" auf die neueste Prozesstechnologie oder 
erreichbare Maximalfrequenzen.

Die Software bei Lattice ist etwas gewöhnungsbedürftig und benötigt 
andere Standardeinstellungen (beim Mapper und beim P&R), auch sollte man 
sauber programmieren. Inzwischen ist die Vergabe der Timingconstraints 
sehr gut gelöst. Dafür enthält die freie Software für Windows auch den 
Reveal (kompletter Logikanalyzer), den ich persönlich inzwischen sehr zu 
schätzen weiss. Im Unternehmen arbeiten wir "normalerweise" mit Linux, 
eine schöne Linuxversion würden wir uns da schon wünschen...

Sehr gut umgesetzt ist Synplify unter Linux, dieser läuft m.E. unter 
Linux flüssiger (in Bezug auf die GUI), als unter Windows.

Entscheidender Grund für uns Lattice einzusetzen waren aber günstige 
Preise für geringe Stückzahlen (<50k), sowie Codeschutz oder ein 
integriertes Flash und viele andere nützliche Features (z.B. 
TAG-Memory). Wir arbeiten mittlerweile seid 3 Jahren mit Lattice (XO, 
XP, XP2, ECP, ECP2 und ECP2M Designs) und haben den Support (das war 
damals für uns auch ein Wechselgrund (wir waren Xilinx gewohnt)) sehr zu 
schätzen gelernt. Viel Einfluss hat auch ein guter Distributor mit dem 
passenden Personal.

Viele Grüße
Arndt

Autor: T. H. (pumpkin) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das ließt sich ja nicht so schlecht. Danke für die Antworten!

Autor: Matthias G. (mgottke)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Vielleicht noch was zu den Marktanteilen:

Xilinx und Alterea sind eher bei den "großen" FPGAs verbreitet. Lattice 
kommt eher aus der CLPD-Ecke (früher auch GALs etc.). So hat Lattice 
auch nicht die ganz großen FPGAs. AMD hatte früher mit den 
Mach-Bausteinen im CPLD-Makt mitgemischt. Die sind dann in Vantis 
aufgegangen und die wiederum in Lattice-Vantis Und heute im Namen nur 
noch Lattice. Die M4A5- und M4A3-Bausteine sind technologisch noch aus 
der AMD-Zeit.

Bei der Betrachtung der Marktanteile sollte man vielleicht nicht den 
Gesamtumsatz der Firmen betrachten. Bei kleinen FPGAs untereinander ist 
Lattice nämlich nicht mehr so weit von Xilinx und Altera entfernt. Im 
CPLD-Bereich sogar in etwa gleich verbreitet.

Autor: abc123 (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

unsere Erfahrung hat gezeigt, dass die IDE ziemlich anfällig auf 
Abstürze ist.
Der JTAG-Adapter von Lattice ist auch eher gemütlich unterwegs.=> Stört 
insbesondere bei der Verwendung mit dem Reveal, wenn ich jedesmal 
triggern ewig brauche bis die Daten am Bildschirm ankommen. Zudem sind 
die JTAG-Adapter katastrophal von der Qualität. Bei uns sind schon 2 
Stk. kaputtgegangen=> Nach dem Öffnen ist uns aufgefallen, dass die 
Kabel extrem schlampig direkt am Print angelötet wurden...
Was mich persönlich stört (betrifft allerdings nicht viele) ist die 
mangelnde Schematic Ünterstützung... Gerade bei großen Projekten 
verwende ich das sehr gerne im Top-Level, da es einfach viel 
übersichtlicher als VHDL oder Verilog ist (machen allerdings die 
wenigsten...).
Die FPGAs selbst sind vom Preis/Leistung Verhältnis absolut 
konkurenzfähig.

Meine Meinung: Für kleine Designs OK, für große Designs steckt die IDE 
(nicht die FPGAs) noch zu sehr in den Kinderschuhen.

Grüße

Autor: SD (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Moin,
sehr interessante Beiträge!

Auf welche Versionen der Entwicklungsumgebung beziehen sich die 
Erfahrungen (besonders die Negativen, wie die von abc123 und Christian 
R.)?
Gibt es schon Erfahrungen mit der ISP LEVER 7.2 ?

Gruß

Autor: SuperWilly (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich denke, dass ispLEVER seit der Version 6.1 aus den Kinderschuhen
gekommen ist. Version 7.2 läuft auf WindowsXP stabil. Kann Probleme mit
JTAG in der Form nicht bestätigen.

Gruß,
SuperWilly

Autor: gast (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
und warum nicht Actel?

Autor: Gast (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Weil das nicht die Frage war!

Autor: Arndt Bußmann (Firma: Helion GmbH) (bussmann)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wir benutzen 7.2SP1.
Im Großen und Ganzen eine sehr gute Softwarerelease, allerdings sollte 
man wissen, welche Optionen man alle setzen muss und welche 
Standardfehler auftauchen (Pfadnamen möglichst kurz halten, wenn der 
ngdbuild oder der mapper ohne ersichtlichen Grund aussteigt, lag es 
bisher immer an zu langen Pfaden). Hat man diese Anfangsschwierigkeiten 
überwunden, so klappt es auch mit den Designs ;-)
Das Dumme ist nur, dass viele "Umsteiger" die oben genannten Dinge nicht 
kennen und somit auch keinen Zugang zum Flow bekommen. Ein Klassiker 
sind Designs in großen Firmennetzwerken mit Hostnamen im Pfad...
Ich bin mir aber sicher, dass Lattice das noch in den Griff bekommen 
wird.

Insgesamt lohnt sich diese Extramühe aber dennoch, da dann sehr gute 
Tools zur Verfügung stehen. Synplify auch gerade als Standalone Tool ist 
unersetzbar, Timinganalysen funktionieren einfach per Klick, der 
Debugger (Reveal) referenziert tatsächlich auf den Quellcode und wir 
haben noch nie so schnell Code überprüfen können, wie dies mit dem 
HDLExplorer (leider nur in der Kaufversion) der Fall ist.

Für uns ist es letzlich entscheidend, dass das Design auf einem 
möglichst günstigen Baustein fehlerfrei läuft und der Flow "zusätzliche" 
Fehler nicht noch extra einbaut. Und dies ist der Fall!

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.