TTL Baustein gesucht, 8bit "Counter"

[Michael (Gast)]

Hallo zusammen,

ich suche einen TTL Baustein der folgende Aufgabe erfülen soll.
Ich gebe ein Takt hinein und parallel 8bit. Der Ausgang sollte soviele 
Takte high bleiben, wie parallel hinein geladen wurden, danach wieder 
low.
Wie nennt sich solch ein Baustein? Kennt jemand was brauchbares?

Danke schön schon mal,

hoffe jemand kann mir helfen.

[Chris (Gast)]

Vielleicht geht es nur mir so, aber ich verstehe beim besten Willen 
nicht was Du möchtest.

[spess53 (Gast)]

Hi

>Vielleicht geht es nur mir so, aber ich verstehe beim besten Willen
>nicht was Du möchtest.

Nach längerem Überlegen würde ich auf eine Rückwärtszähler mit Preload 
tippen. Als ein IC fällt mir da nichts ein. Aber mit 2 74xx92 oder 93 
könnte es gehen.

MfG Spess

[Peter R. (gelb)]

Suche mal unter 'programmable counter'. Auswendig weiß ich jetzt nur 
74160 mit 4 Bit, es gibt aber sicher auch moderneres.

Grüße, Peter

[(prx) A. K. (prx)]

Klingt ein bischen wie ein ladbarer Zähler plus etwas Gedöns drumrum. 
Oder natürlich platzsparend nach einem entsprechend programmierten µC.

[STK500-Besitzer (Gast)]

Das müsste ein Binärabwärtszähler sein.
Guck mal bei NXP.com im der Logic-Abteilung.
Es gibt Zähler, die in beide Richtungen zählen können und denen man 
einen Wert vorgeben kann.

[Markus (Gast)]

Ich plädire auch für einen kleinen µC mit mindestens 10 I/Os 
(Takt-Input+8-Bit-Wert+Output).

Z.B. nen kleinen MSP430

[Karl H. (kbuchegg)]

Ich denke nicht, dass ein Zähler direkt das ist was er haben möchte.

So wie ich das verstanden habe, möchte er beispielweise

eine binäre 5 anlegen, woraufhin die Baugruppe für die nächsten 5 Takte 
ein High Signal erzeugt.
eine binäre 67 anlegen, woraufhin die Baugruppe für die nächsten 67 
Takte ein High Signal erzeugt.


Hmm. Ein 9 Bit Rückwärtszähler müsste das können.
9 Bit deshalb weil das 9. Bit der Ausgang ist und das ganze darauf 
basiert, dass bei einem Unterlauf über 0 drüber das 9. Bit dann seinen 
Pegel ändert.

Will ich 67 Takte haben, lade ich die 67 (oder 66?) in den Zähler. Das 
9. Bit ist dann low. Während des runterzählens ist es immer noch low bis 
die 0 erreicht ist. Beim nächsten Zählvorgang erfolgt der Unterlauf und 
das 9. Bit wird high.
Summa summarum: Nach der eingestellten Anzahl an Takten ändert das 9. 
Bit seinen Pegel.

So in etwa, einfach nur als Idee präsentiert.

Unklar ist: Was soll passieren, wenn die Taktanzahl geändert wird, 
während der Zähler noch am zählen ist? Soll sich der ganze Vorgang 
periodisch wiederholen oder ein Einmalereignis sein?

Ich denke allerdings, dass ein kleiner µC die wahrscheinlich deutlichst 
einfachste Lösung für das Problem darstellt.

[Peter D. (peda)]

Ich würde auch mindestens 3 TTL-ICs als nötig ansehen.

Oder einen MC (ATtiny24) oder CPLD (GAL22V10) programmieren.


Peter

[Jens G. (jensig)]

74HC/HCT40103
Ist zwar CMOS, aber die ttl-kompatible Variante. Sollte wohl 
einigermaßen passen.

[(prx) A. K. (prx)]

74HC593 ist ähnlich. Offen ist, welche Rolle der "Eingang" genau spielt.

[Purzel H. (hacky)]

Ich glaube mich an den 74HCT590 .. 592, oder so zu erinnern.

[Bernd R. (Firma: Promaxx.net) (bigwumpus)]

Ich könnte mir vorstellen, er sucht eine "Eimerkette" mit 
programmierbarer (8-Bit-Wert) Länge.
Dafür hat man die CPLDs oder uCs erfunden...

[Jens G. (jensig)]

nee - nix Eimerkette (Schieberegister). Er will doch einen 8bit-Wert 
laden, und dann abwärts zählen - also typischer Rückwärtszähler mit 
Preload-Eingängen. Man kann ihn also mit Wert X laden, und dann zählt er 
mit jedem Takt rückwärts X-mal bis 0 - solange bleibt der Eingang auf H 
(oder L - kann mann sich beim 40103 aussuchen)

[Bernd R. (Firma: Promaxx.net) (bigwumpus)]

Na gut, geb mich geschlagen...

Aber den dürftigen Angaben kann man ja alles hineininterpretieren.

[Michael (Gast)]

Karl heinz Buchegger schrieb:
> eine binäre 5 anlegen, woraufhin die Baugruppe für die nächsten 5 Takte
> ein High Signal erzeugt.
> eine binäre 67 anlegen, woraufhin die Baugruppe für die nächsten 67
> Takte ein High Signal erzeugt.

Sorry, wenn ich mich nicht ausreichend konkret ausgedrückt habe, aber 
Karl Heinz hat genau verstanden, was ich machen möchte. Ich werde mir 
jetzt mal die verschiedenen Lösungsansätze anschauen. Den 74hc160 hatte 
ich mir auch schon mal rausgesucht, sind halt nur 4bit... kann man ja 
vielleicht kaskadieren.

Besten Dank an alle, ich melde mich weider, wenn ich die Vorschläge 
verifiziert habe.

MfG, Michael

[Karl H. (kbuchegg)]

Michael schrieb:
> Karl heinz Buchegger schrieb:
>> eine binäre 5 anlegen, woraufhin die Baugruppe für die nächsten 5 Takte
>> ein High Signal erzeugt.
>> eine binäre 67 anlegen, woraufhin die Baugruppe für die nächsten 67
>> Takte ein High Signal erzeugt.
>
> Sorry, wenn ich mich nicht ausreichend konkret ausgedrückt habe, aber
> Karl Heinz hat genau verstanden, was ich machen möchte.

Ich denke andere haben das schon auch verstanden. Ob es allerdings einen 
einzelnen IC dafür gibt ....


Du suchst eine diskrete Schaltung dafür

#include <avr/io.h>

#define TRIGGER_PORT    PIND
#define TRIGGER_DDR     DDRD
#define TRIGGER_PIN     PD0

#define OUTPUT_PORT     PORTD
#define OUTPUT_DDR      DDRD
#define OUTPUT_PIN      PD1

#define CLOCK_PORT      PIND
#define CLOCK_DDR       DDRD
#define CLOCK_PIN       PD2

#define COUNTER_PORT    PINB
#define COUNTER_DDR     DDRB

int main()
{
  uint8_t counter;
  uint8_t i;

  TRIGGER_DDR &= ~( 1 << TRIGGER_PIN );
  CLOCK_DDR   &= ~( 1 << CLOCK_PIN );
  COUNTER_DDR = 0xFF;

  OUTPUT_DDR  |= ( 1 << OUTPUT_PIN );

  OUTPUT_PORT &= ~( 1 << OUTPUT_PIN );

  while( 1 ) {

    // wait for 0 - 1 on Trigger Port
    while( !( TRIGGER_PORT & ( 1 << TRIGGER_PIN ) ) )
      ;

    // get the intended counter value
    counter = COUNTER_PORT;

    // wait for 0 on clock
    // output should go high with the first raising clock edge
    while( CLOCK & ( 1 << CLOCK_PIN ) )
      ;

    // count the clock pulses until
    // the match the intended counter value

    for( i = 0; i < counter; ++i ) {
      // wait for 0->1 (raising edge)  on clock
      while( !( CLOCK_PORT & ( 1 << CLOCK_PIN ) ) )
        ;

      OUTPUT_PORT |= ( 1 << OUTPUT_PIN );

      // wait for 1->0 (falling edge) on clock
      while( CLOCK & ( 1 << CLOCK_PIN ) )
        ;
    }

    // wait for another 'low' cycle on the clock to complete
    // the last clock pulse
    while( !( CLOCK_PORT & ( 1 << CLOCK_PIN ) ) )
      ;

    // that's it, enough clock pulses counted, output low again
    OUTPUT_PORT &= ~( 1 << OUTPUT_PIN );
  }
}

[Jens G. (jensig)]

>Ich denke andere haben das schon auch verstanden. Ob es allerdings einen
>einzelnen IC dafür gibt ....


Vielleicht stelle ich mich nur etwas dusslig an, wenn es ums Verstehen 
des Problems geht. Aber sollte der 74HC/HCT40103 nicht genau das sein, 
was gesucht wurde?

[Falk B. (falk)]

@  Jens G. (jensig)

>Vielleicht stelle ich mich nur etwas dusslig an, wenn es ums Verstehen
>des Problems geht. Aber sollte der 74HC/HCT40103 nicht genau das sein,
>was gesucht wurde?

Fast. Braucht man noch einen BCD to binary Dekoder, um die Taktanzahl 
dezimal eingeben zu können. Die Jugend von heute kann ja nicht mehr 
Binärzahlen lesen ;-)

MfG
Falk

[(prx) A. K. (prx)]

Nicht ganz, denn alle diese Zähler laden permanent bei aktivem 
Ladesignal, d.h. sie fangen erst an zu zählen, wenn der Eingang wieder 
inaktiv ist. Folglich muss noch etwas Logik zwischen "Eingang" und 
"Load". Ausserdem läd der 40103 asynchron. Wenn der Ausgang synchron mit 
dem Takt starten soll, dann ist man mit einem synchron ladenden Zähler 
wie dem '592 einfacher dabei.

[Falk B. (falk)]

@  A. K. (prx)

>"Load". Ausserdem läd der 40103 asynchron.

Der kann auch synchron.

MFg
Falk

[faustian (Gast)]

74AS867 und ein bisschen Logik evtl...

[Jens G. (jensig)]

@ Falk Brunner (falk)
>Fast. Braucht man noch einen BCD to binary Dekoder, um die Taktanzahl
>dezimal eingeben zu können. Die Jugend von heute kann ja nicht mehr
>Binärzahlen lesen ;-)

Nun, da muß ich wohl was beim Zwischen-den-Zeilen-Lesen etwas überlesen 
haben ;-)

>@  A. K. (prx)

>>"Load". Ausserdem läd der 40103 asynchron.

>Der kann auch synchron.

>MFg
>Falk

So isses - je nach Pegel an den Steuereingängen.

[Michael (Gast)]

Ich hab das Problem nochmal aufs grundlegende aufgedröselt, siehe Bild.

Wenn ich kein voreinstellbaren 8bit Zähler bekomme, der rückwärts zählen 
kann, könnt ich ja auch nen 4bit rückwärts Zähler nehmen. Und dann halt 
nen 8xOR oder halt mehrere OR entsprechend zusammen schalten.

[(prx) A. K. (prx)]

Michael schrieb:

> Wenn ich kein voreinstellbaren 8bit Zähler bekomme, der rückwärts zählen
> kann,

Wie hier schon x-mal aufgeführt wurde gibt es wehr wohl diverse 
voreinstellbare 8-Bit Zähler, die sogat exakt dieses von dir skizzierte 
OR-Gate bereits enthalten.

Was sie alle nicht enthalten ist eine Logik, die aufgrund einer 
positiven Flanke laden.

[Jens G. (jensig)]

der 40103 ist ein 8bit-er, voreinstellbar, rückwärtszählend, einen 
(neg.) Ausgang, ...

[Jens G. (jensig)]

Beim 40103 ist übrigens alles Active-L - könnte durchaus etwas störend 
sein.
Ach ja - für Freunde von Dezimalzählern gibt's auch den Bruder 40102.

[Falk B. (falk)]

@Michael (Gast)

>      IMG_0505.jpg
>      624,5 KB, 21 Downloads

Und wieder ein Kandidat für Bildformate