Komisches Verhalten bei einer If-Abfrage

Hallo an die VHDL-Freunde,

ich arbeite mich gerade in VHDL ein und bin an einer Stelle die ich mir 
nicht erklären kann.

Ich habe einen getakteten Prozess, in dem ich zwei Werte vergleiche und 
an den Ausgang video_on ausgebe.

process(clock, reset, h_video_on, v_video_on)
  begin
 if reset = '1' then
     video_on <= '0';
 elsif (clock'event and clock='1') then
  if (h_video_on = '1') and ( v_video_on = '1' ) then
    video_on <= '1';
  else
    video_on <= '0';
  end if;
end if;

end process;


h_video_on und v_video_on sind Werte die ich aus Zählern vorher bekomme.

Doch bei der Simulation mit Modelsim, passiert was komisches. (siehe 
Bild)
video_on bekommt in  jede Takt Unknown (X) (unltige Zuweisung).
Wie kann ich dieses Problem beheben?

Danke im Voraus.