Counter Problem

[Chris (Gast)]

Hallo,

ich hab ein Problem und komme nicht mehr weiter. Ich bin VHDL Einsteiger 
und wollte als erstes versuchen Taktflanken zu zählen und bei einer 
bestimmten Anzahl den ausgang des Zählers auf 1 zu setzen. Aber leider 
ist es so, dass der Ausgang schon am Anfang auf 1 steht... Vielleicht 
sieht ja jemand das Problem. Würde mich sehr freuen.

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
use ieee.std_logic_arith.all;

entity biterkenner is
  
  port
  (
    clk1ms      :   in std_logic;
    dcf_sig      :  in std_logic;
    reset        :  in std_logic;
    auswertung    :  out std_logic
  );

end entity;

architecture rtl of biterkenner is

  signal count1: integer := 0; -- Zaehler fuer ms
  

  
begin
  
  process (clk1ms, count1, reset)
  begin
-- hier Code
    
    if(reset = '1') then
      
      count1 <= 0;
    
    elsif (rising_edge(clk1ms))then
            
      if (count1 > 500) then
        auswertung <= '1';
      
      end if;
      count1 <= count1 +1;
      
    end if;

        
  end process;
  
end rtl;

[Dr.Schmock (Gast)]

Im Code steht nirgendwo, wann "auswertung" den wert '0' haben soll

[Chris (Gast)]

stimmt... hab es jetzt unter count1 <= count1 + 1;  hinzugefügt. sollte 
die richtige Stelle sein. Nur ist jetzt auswertung dauerhaft auf 0.

    elsif (rising_edge(clk1ms))then
            
      if (count1 > 500) then
        auswertung <= '1';
      
      end if;
      count1 <= count1 +1;
      auswertung <= '0';
      
    end if;

[Chris (Gast)]

problem gelöst :) war doch die falsche Stelle! Danke für die Hilfe, dass 
war der nötige Denkanstoß!

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Chris schrieb:
> Nur ist jetzt auswertung dauerhaft auf 0.
Für alle, die irgendwann die Lösung wissen wollen:
In einem Porzess gilt die letzte Zuweisung an ein Signal. Bei dieser 
Beschreibung gewinnt daher immmer die '0':

    elsif (rising_edge(clk1ms))then
      if (count1 > 500) then
        auswertung <= '1';    -- hier eine bedingte Zuweisung
      end if;
      count1 <= count1 +1;
      auswertung <= '0';      -- hier wird immer '0' zugewiesen
    end if;

Richtig wäre es so:

    elsif (rising_edge(clk1ms))then
      auswertung <= '0';      -- Defaultzuweisung von '0'
      if (count1 > 500) then
        auswertung <= '1';    -- hier eine bedingte Zuweisung
      end if;
      count1 <= count1 +1;
    end if;

Das ist übrigens genau das selbe, weiul sich der Wert eines Signals 
immmer erst am Ende des Prozesses ändert. Wenn hier z.B. count1 mit 300 
hereinkommt:

    elsif (rising_edge(clk1ms))then
      count1 <= count1 +1;    -- dann ist der nächste Wert von count1 = 301
      auswertung <= '0';      
      if (count1 > 500) then  -- die Abfrage geht aber noch auf den aktuellen Wert von 300
        auswertung <= '1'; 
      end if;
    end if;

Und damit ist diese Abfrage falsch:

    elsif (rising_edge(clk1ms))then
      if (count1 > 500) then

Hier wird 501 Schritte gezählt (0,1,2,3...500).
Fazit: die Uhr geht um 0,2% falsch... :-o

Und mir gibt sehr zu denken, dass hier von einem clk1ms geschrieben 
wird. Schlimmstenfalls könnten da sogar mehrere Takte im Design 
beteiligt sein...