varibaler Shift VHDL

[Michael (Gast)]

Guten Abend,

wie realisiere ich einen varibalen Shift in VHDL? In Abhängigkeit von d, 
soll an regA d-mal eine Null angehängt werden:

if rising_edge(Clk) then
   if Load_a = '1' then
      regA <= A;
   elsif En = '1' then
      regA <= regA(n-1-d downto 0) & (others => '0');
   else
      regA <= regA;
   end if;
end if;

So funktioniert es nicht. Wie kann ich das anders realisieren?

Danke im Voraus

Michi

[Michael (Gast)]

Ich sollte noch anmerken, dass d ein generic bzw. eine Konstante ist.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Michael schrieb:
> d-mal eine Null angehängt werden...
Du mußt einen Bereich angeben. Probier mal was in die Richtung:
regA(n-1 downto d) <= regA(n-1-d downto 0);
regA(d-1 downto 0) <= (others => '0');