www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Compilieren Quartus


Autor: Neira (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo zusammen!
habe eine Verständnisfrage über quartus.muss ich jedes mal wenn eine 
zeile im code vrändere das ganze neu compilieren?
kann man nicht nur analyse/synthese machen und dann auf dem FPGA laden?
danke.
N.

Autor: Daniel R. (zerrome)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Nein das geht nicht.
Es muss ja berechnet werden wie und wo das auf den fpga muss...

Viele Grüße

Daniel

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Neira schrieb:
> kann man nicht nur analyse/synthese machen und dann auf dem FPGA laden?
Du solltest dir mal die Toolchain komplett ansehen:
Synthesize: macht aus der VHDL-Beschreibung einen "Schaltplan".
Translate: übersetzt die Komponenten dieses Plans in Komponenten, die 
auf dem FPGA vorhanden sind (LUTs & FFs).
Place&Route: platziert die Komponenten auf dem FPGA und verdrahtet sie.
Und danach muß noch das Bitfile erzeugt werden.

Und wenn du ganz vorne was änderst, dann müssen logischerweise alle 
folgenden Schritte ausgeführt werden.

Autor: Ein Gast (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Deswegen simuliert man in der Regel erst mit Modelsim etc. Wenn das 
funktioniert, klickt man auf Compile, geht nen Kaffee trinken und schon 
funktionierts :-)
Naja, nicht immer, aber man erspart sich viel Ärger wenn man erst 
sicherstellt dass die logik tut und das ganze dann erst auf die Hardware 
packt.

Autor: Neira (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke Leute.

Autor: Dimi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ein Gast schrieb:
> Deswegen simuliert man in der Regel erst mit Modelsim etc.

Ich habe ganze letzte Woche verlohren bis ich einen kleinen Fehler in 
meinem Design gefunden habe. Ich habe versucht z.B. mit ChipScope mein 
Problem zu finden. Ich habe keine Simulation durchgefüht weil ich sicher 
war das alles richtig ist. Vorgestern habe ich meinen Design mit 
ActiveHDL simuliert und direkt Fehler gefunden. Ich habe vergessen 
Datenbus von SRAM  beim Reset auf "Z"-Zustang zu setzen. Deswegen wurde 
erste Byte im SRAM nicht (oder falsch) gelesen und CPU hat falsche Daten 
bekommen. So viel Zeit verlohren, ABER, so einen Fehler mache ich nicht 
mehr. Ich kann auch nur empfehlen: erst simulieren!

MfG aus Westerwald

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.