if-generate in process

[Marten V. (marten-v)]

Tach auch,

wie ich mit Hilfe der SuFu herausgefunden habe, ist eine 
generate-Anweisung innerhalb eines "process" unzulässig. Die Frage ist 
nun, wie ich folgenden Code-Schnippsel umschreiben kann:

...
  confregs : process (clk)
  begin  -- process confregs
    if (clk = '1' and clk'event) then

      -- DCM Register 2x 16Bit fuer M/D bei Verwendung von Spartan6
      dcmregs_spartan6 : if use_spartan6 = 1 generate
        for i in 0 to 1 loop
          if confreg_en(i) = '1' then
            dcmreg(i) <= data_in(15 downto 0);
          else
            dcmreg(i) <= dcmreg(i);
          end if;
        end loop;  -- i
      end generate dcmregs_spartan6;
...

Zum Code:
Es handelt sich um Register, die nur dann erzeugt werden sollen, wenn 
der VHDL-Code auf einen Spartan6 abgebildet werden soll. Gesteuert wird 
dies durch das "use_spartan6"-generic (integer-Wert).

Gruß
Marten

[Läubi .. (laeubi)]

einfach 2x hinschreiben ist keine Option?

[Marten V. (marten-v)]

Du meinst 2 Prozesse, wobei der eine Process nur abhängig vom 
if-generate erzeugt wird ? Geht das, bin noch VHDL-Frischling musst du 
wissen :-)

[Marten V. (marten-v)]

Ich habe jetzt folgendes versucht:

  dcmregs_spartan6 : if use_spartan6 = 1 generate
    dcmregs : process (clk)
    begin  -- process dcmregs
      for i in 0 to 1 loop
        if confreg_en(i) = '1' then
          dcmreg(i) <= data_in(15 downto 0);
        else
          dcmreg(i) <= dcmreg(i);
        end if;
      end loop;  -- i
    end process dcmregs;
  end generate dcmregs_spartan6;

Und schon meckert Modelsim nicht mehr :-)
Aber kann man das so machen ? Oder gibt es andere (bessere) 
Möglichkeiten?

[Klaus F. (kfalser)]

Du hast aber das

if (clk = '1' and clk'event) then

vergessen, wobei Du Dir angewöhnen solltest,

if rising_edge(clk) then

zu verwenden.

[D. I. (Gast)]

Ja das generate muss außerhalb stehen, so wie dus schon gemacht hast.

Wenn ich dir noch folgenden Tip geben darf, da ich da selber mal 
hingefallen bin:

Verwende keine for-loop innerhalb einer for-generate, die Simulation ist 
dann totale Grütze. Ich gucke mal ob ich mein jüngstes Beispiel wieder 
finde, was mich einen Tag gekostet hat das Problem zu finden.

[Jan M. (mueschel)]

Noch eine Möglichkeit: Einfach ein normales if statement:

dcmregs : process (clk)
 begin
  if use_spartan6 = 1 then
   for ... loop
   end loop;
  end if;
 end process;

Die Synthese optimiert das if dann natürlich entsprechend der 
Einstellung von use_spartan6 und entfernt die loop wenn es nicht gesetzt 
ist.

[Marten V. (marten-v)]

Klaus Falser schrieb:
> wobei Du Dir angewöhnen solltest,if rising_edge(clk) then

Okay, werde ich in zukünftigen Projekten beachten, danke :-)

D. I. schrieb:
> Verwende keine for-loop innerhalb einer for-generate, die Simulation ist
> dann totale Grütze. Ich gucke mal ob ich mein jüngstes Beispiel wieder
> finde, was mich einen Tag gekostet hat das Problem zu finden.

Danke für den Tipp. Bei der verwendenten "if-generate"-Anweisung 
bereitet die for-loop aber keine Probleme, oder? Werde später mal 
schauen was die Simulation dazu sagt :-)

[Marten V. (marten-v)]

So, habe das komplette Design simuliert und dabei festgestellt, dass 
alles so funktioniert wie es soll ;-)

Hier nochmal der korrigierte Code-Schnippsel aus meinem Gesamtdesign:

  dcmregs_spartan6 : if use_spartan6 = 1 generate
    dcmregs : process (clk)
    begin  -- process dcmregs
      if (clk = '1' and clk'event) then
        for i in 0 to 1 loop
          if confreg_en(i) = '1' then
            dcmreg(i) <= data_in(15 downto 0);
          else
            dcmreg(i) <= dcmreg(i);
          end if;
        end loop;  -- i
      end if;
    end process dcmregs;
  end generate dcmregs_spartan6;

Vielen Dank für eure Hilfe :-)

Gruß
Marten