Code synthetisierbar?

[Hancock (Gast)]

Hallo Leute,

ich bin neu hier. Wie bei sovielen führt mein Einstieg in den Entwurf 
digitaler Schaltungen über die DCF Funkuhr. Meine Frage: ich habe jetzt 
zwei architectures für einen DCF Empfänger entworfen, die eine erkennt 
Fehler im Signal, die andere nicht. Ist der Code, den ich geschrieben 
habe synthetisierbar, oder nicht?

Über Kritik und Verbesserungsvorschläge bin ich sehr dankbar!
Zerpflückt mich!

Danke schon mal!

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Hancock schrieb:
> Über Kritik und Verbesserungsvorschläge bin ich sehr dankbar!
> Zerpflückt mich!
Sieh dir mal die Lösung deines Kollegen an:
Beitrag "VHDL, DFC77, riesen Problem!"
Die Postulate gelten auch für dich... ;-)

        dff1 : PROCESS(clk_1ms, reset)               -- Erstes D-FF zum synchronisieren von dcfsig
        BEGIN
            IF(reset = '0') THEN
                temp1 <= '0';
            ELSIF rising_edge(clk_1ms) THEN
                temp1 <= dcfsig;
            END IF;
        END PROCESS;
        
        dff2 : PROCESS(clk_1ms, reset)               -- Zweites D-FF zum synchronisieren von dcfsig
        BEGIN
            IF(reset = '0') THEN
                temp2 <= '0';
            ELSIF rising_edge(clk_1ms) THEN
                temp2 <= temp1;
            END IF;
        END PROCESS;
            
        dff3 : PROCESS(clk_1ms, reset)               -- Drittes D-FF zum synchronisieren von dcfsig
        BEGIN
            IF(reset = '0') THEN
                temp3 <= '0';
            ELSIF rising_edge(clk_1ms) THEN
                temp3 <= temp2;
            END IF;
        END PROCESS;

Das geht kürzer: Beitrag "Einsynchronsieren mit 2 FFs"

BTW:
Du brauchst nicht die ganzen Resets. Glaub mir...
Beitrag "(asynchronen) Reset vermeiden. oder nicht?"