www.mikrocontroller.net

Forum: FPGA, VHDL & Co. VHDL


Autor: mazin (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,
ich möchte jemand mir helfen,
meine Frage ist?
Wie kann man  das folgende analoge Bauelement in VHDL-Altera Quartus
4.1 porogrammiern?
1-  Amplifeir 16  (Gain) = 4 Bit
2-  Amplifier 1/512
3-  Delay Tim (∆T=25us)
4-  Plus (+)

Danke
Al noor

Autor: christian (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Abend Logikgemeinde,
bin VHDL- Anfänger. Arbeite mit Webpack. Mein Problem ist folgendes:
Wenn ich mit bit- oder std_logic- Eingangsvektoren arbeite, werden
diese im Pinassignment immer weggelassen. Es sind nur die Ausgänge
sichtbar????
Habe die Eingangsvektoren sogar einem Signal zugewiesen (Empfehlung)
aber es ist wiederum die selbe Pleite.
Also, bitte um Hilfe diesbezüglich
Danke!
christian

Autor: Jörn (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Schau mal ins Transcription Fenster, ob dort etwas drin steht, dass
Signale gelöscht/getrimmt wurden.

Kannst du deinen Code mal posten?

Gruß Jörn

Autor: christian (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Danke mal für deine Reaktion, ist (soll sein) ein einfacher 3Bit
Komparator.

danke, chris

Autor: christian (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Nochwas, meine neue, allgegenwärtige Fehlermeldung: "ERROR:NgdBuild:605
- logical root block 'z' with type 'z' is unexpanded. Symbol
   'z' is not supported in target 'xc9500'."
bereitet mir auch Sorgen.

Egal, welchen Namen ich vergebe, immer die gleiche Fehlermeldung.


Was will er von mir?

Habe, wie mir gesagt wurde, keine Zahlen, Umlaute, Leerzeichen usw. in
meinen Ordner-/ Dateinamen.

Nochmals Danke, christian

Autor: Jörn (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

schau mal den Schaltplan, den ISE aus deinem Design an.

Ich hab deinen Code etwas modifiziert und jetzt macht er drei
Komperatoren.

Benutzt du Tristatesignale ? In VHDL wird der Tristatezustand mit einem
Z dargestellt.

Gruß Jörn

Autor: christian (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke mal für deine Mühe, werds dann mal ausprobieren, benutze kein
Tristatesignal.

mfg.christian

Autor: Jörn (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
wenn Du willst, kannst Du mir mal dein Design per email schicken, dann
werf ich mal nen Bild drauf.

Gruß Jörn

Autor: christian (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Jetzt werden mir überhaupt keine Eingänge mehr angezeigt, im
Pinassignment, kann es sein, dass ich irgendwas generell, aus versehen,
verstellt habe?

mfg.christian

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.