Hallo! Ich möchte einen Frequenz-Synthesizer mit dem ADF4350 [1] bauen. Interessiert bin ich besonders an dem Bereich um 400MHz rum (wäre aber natürlich gut, wenn's für die anderen auch funktioniert). Leider bin ich aber kein besonders erfahrener HF-Bastler (noch nicht!). Ich habe also mithilfe vom Datenblatt und einigen Überlegungen ein Board mit dem Chip gebaut. Ich kann auch über SPI mit dem Chip kommunizieren (ich kann ihn zum Beispiel an- und ausschalten, dass das funktioniert sieht man daran, dass die Stromstärke am Netzteil sich entsprechend ändert), aber das Ausgangssignal ist irgendwie nicht so, wie es sein sollte. Was rauskommt ist -- je nach im Chip eingestellter Ausgabefrequenz -- entweder ein 24MHz-Rauschen mit relativ großer Amplitude (24MHz ist die Frequenz des verwendeten (externen) Quartzoszillators für den ADF4350), ein 24MHz-Rauschen mit relativ kleiner Amplitude, oder eine ~100MHz... mehr-oder-weniger Sinuswelle (aber nicht die Frequenz, die ich eingestellt habe). Nun frage ich mich natürlich, warum das so ist. :) Das hier ist mein Board-Layout: http://i.imgur.com/QdE9K.png Entschuldigt die unkonventionelle Darstellung, das war die einzige Möglichkeit, die mir einfiel, Layout und Schaltplan halbwegs übersichtlich zusammen in ein Bild zu zeichnen ;) Ich werde auf jeden Fall noch einmal ein neues Board bauen. Mir sind an dem Layout inzwischen auch selbst einige Dinge aufgefallen, die nicht besonders geschickt sind (insbesondere kann man einige Leitungen deutlich kürzer machen, gerade die vom Chip zur BNC-Buchse oder so). Trotzdem wollte ich, bevor ich das tue, hier nochmal nachfragen, was denn als Fehlerursache noch so in Frage kommt, da ich irgendwie bezweifle, dass sich das Problem nur durch Umsortieren von ein paar Bauteilen beheben lässt. Insbesondere wäre es wahrscheinlich wichtig, diese 24MHz-Störungen überall zu reduzieren. Welche Maßnahmen könnten da helfen? Der Chip ist aufgrund meiner mangelnden SMD-QFN-Löterfahrung im Laufe des Herstellungsprozesses bestimmt fünf- oder sechsmal für einige Dutzend Sekunden auf ~270 Grad erhitzt worden, es wäre auch denkbar dass der einfach einen Schuss hat. Besonders wahrscheinlich erscheint mir das allerdings nicht, da ja z.B. die Kommunikation noch einwandfrei funktioniert... Ein mechanisches Problem ist das meiner Meinung nach nicht. Ich habe hier ein Binokular, und habe das Board eigentlich sorgfältig überprüft (und auch mit dem Multimeter vermessen). Die Lötstellen müssten alle okay sein. Ich bin für jede Hilfe dankbar. :) Viele Grüße, Sven ______ [1] http://www.analog.com/static/imported-files/data_sheets/ADF4350.pdf
Hallo, aus HF-technischer Sicht ist da leider so viel verkehrt, das es sich vermutlich nicht lohnen wird, auf der Platine auf Fehlersuche zu gehen. Aber eine neue Platine hattest du ja ohnehin vor. Hier mal auf die Schnelle ein paar Hinweise: Auf dem Bottom-Layer ist durchgehend eine Groundplane? Dann sind zumindest das und die GND's an Pin 8 und 9 in Ordnung. Alle anderen sind leider... ahem... suboptimal. Die Vias zum GND-Layer gehören möglichst direkt an den IC, um die Induktivität gering zu halten - ohne eine mehrere cm lange und dünne Leiterbahn!! Natürlich wird das eng um den IC - du kannst aber auch kleinere Vias nehmen. Viele kleine Vias sind ohnehin besser als ein dickes (wieder Stichwort Induktivität). Und noch eine Sache zum GND - das zentrale Massepad unter dem IC gehört dort auch angebunden! Das müsste man bei dem IC hier mit einem größeren Via direkt in der Mitte unter dem IC hinbekommen. Für die Spannungsversorgung gilt ähnliches: Möglichst wenig Induktivität, deine Abblock-C's sind oft zu weit vom IC entfernt!! An manchen Pin's (z.B. 28) fehlen sie ganz. Da reicht nicht ein C irgendwo auf der Platine, sondern die gehören an jeden Spannungsversorgungspin, so dicht wie möglich an den IC! Dein VCC ist generell etwas abenteuerlich geroutet, dazu würde ich dort die Leiterbahn auch etwas dicker machen. Und als Letztes: Die Leiterbahn vom IC zur BNC-Buchse! 400 MHz sind HF, da muss eine Leiterbahn mit 50 Ohm Wellenwiderstand hin: http://www.mikrocontroller.net/articles/Wellenwiderstand Praktisch heißt das, z.B. für eine zweilagige Platine aus 1,5mm FR4: Unten GND, oben eine Leiterbahn mit (so weit möglich) durchgehend 2,9 mm Breite und auf jeder Seite reichlich Abstand (etwa doppelte Leiterbahnbreite) - und ohne Vias mittendrin!! 2,9mm sind natürlich reichlich breit, Abhilfe: Dünneres Platinenmaterial oder vierlagige Platine (Faustformel für FR4: die Leiterbahn doppelt so breit wie den Abstand zur gegenüberliegenden Massefläche machen) Die eigentliche Beschaltung habe ich mir jetzt nicht angesehen.
Hallo Thomas, alles klar, ich dachte mir, dass das nicht so toll ist, was ich da gebaut habe ;) Aber nur aus Fehlern wird man klug. Ich werde einfach mal ein komplett neues Layout machen und dabei versuchen Deine Ratschläge zu berücksichtigen, und das dann noch einmal hier posten. Vielen Dank! Das Pad habe ich nicht an GND angebunden, weil im Datenblatt nix davon stand (nur "thermal pad")... aber jetzt, wo Du es sagst, fällt mir auch auf, dass so eine große nicht-verbundene Leiterfläche direkt am kritischsten Punkt der Schaltung natürlich höchst suboptimal ist. Muss ich da ein Via nehmen, oder reicht es, das Pad mit den Ground-Pins zu verbinden? Das mit dem Via stelle ich mir irgendwie etwas schwieriger zu löten vor. Ach so, ja, unten habe ich eine Ground Plane. Die Vias werde ich auch kleiner machen, die sind nur so groß, weil ich nicht so genau wusste, wie schwierig das Bohren ist. Hat sich aber als relativ einfach herausgestellt :) Das mit dem Wellenwiderstand habe ich natürlich ebenfalls nicht berücksichtigt... ich dachte, das sei egal, da die Leiterbahn in diesem Fall noch klein gegen die Wellenlänge (die ja etwa 70cm beträgt) ist. Wenn dem nicht so ist, mache ich die Bahn breiter. Wenn sie nahe beim Chip für ein kurzes Stück dünn ist, ist das aber nicht so schlimm, oder? Ich dachte zu wissen, dass an sehr dünnen Schichten kaum Reflexion stattfindet. Bis dann, Sven
Sven B. schrieb: > Ich möchte einen Frequenz-Synthesizer mit dem ADF4350 Das ist löblich, aber mit deinem Layout wirst du nicht glücklich werden. Ich hänge dir deshalb mal eine kleine Versuchschaltung dran, die ich mir als Vorversuch für weitergehende Projekte gemacht habe. Funktioniert ganz ordentlich, wenngleich auch der eine Kanal bloß einseitig an den SMA geht. W.S.
W.S. schrieb: > Sven B. schrieb: >> Ich möchte einen Frequenz-Synthesizer mit dem ADF4350 > > Das ist löblich, aber mit deinem Layout wirst du nicht glücklich werden. > Ich hänge dir deshalb mal eine kleine Versuchschaltung dran, die ich mir > als Vorversuch für weitergehende Projekte gemacht habe. Funktioniert > ganz ordentlich, wenngleich auch der eine Kanal bloß einseitig an den > SMA geht. > > W.S. Hihi, das sieht natürlich gleich wesentlich professioneller aus als meines. ;) Danke, ich werd's mir anschauen und für meinen nächsten Layout-Versuch daraus klauen. Ah, was macht man denn mit diesem Charge Pump Output-Pin? Damit kann ich irgendwie nix anfangen. Viele Grüße, Sven
Angehängte Dateien:
-
schaltplan.png
11 KB
Hi! So, ich habe den Schaltplan nochmal so gebaut, dass man zumindest nicht sofort in Ohnmacht fällt, wenn man es sieht (siehe Anhang). ;) Wenn daran niemandem gravierende Fehler auffallen (falls überhaupt jemand Lust hat, den Kram anzugucken), werde ich mich nochmal am Layout versuchen. Viele Grüße, Sven
>Ah, was macht man denn mit diesem Charge Pump Output-Pin?
Der Witz war gut, oder war das ernst gemeint?
Wenn ja, dann schau dir bitte noch mal das Grundkonzept eines PLL an,
insbesondere den Teil wie aus dem Vergleich der Geteilten Frequenzen
f.Ref und f.VCO im PFD die Abstimmspannung für den VCO erzeugt wird und
warum dazwischen noch ein Loopfilter benötigt wird.
Also überwinde deine pdf Allergie und schau dir diese Grundlagen nochmal
etwas genauer an, aber zumindestens Fig.1 & der linke Teil von Fig.34 im
DB.
Das mit dem Thermal Pad/Pin 34 und GND steht in Fig.3
So einfach ist das eben nicht, manchmal überliest man sowas auch beim dritten Mal noch ;) Das mit dem GND-Pad ist natürlich wirklich ein offensichtlicher Fehler... ups :) Wenn ich das mit dem CP-Pin richtig verstehe, dann brauche ich den doch nur, wenn ich eine externe Phasen-Regelschleife haben will. Will ich aber gar nicht. Dann kann ich den doch einfach ausschalten, oder nicht? Viele Grüße, Sven
>Wenn ich das mit dem CP-Pin richtig verstehe, dann brauche ich den doch >nur, wenn ich eine externe Phasen-Regelschleife haben will. Will ich >aber gar nicht. Du bist lustig. Und wer regelt dann deine VCO Abstimmspannung V.Tune? In deiner Schematic hast du dort nur einen unmotivierten Kondensator sitzen. Damit könntest du höchstens den VCO mit einem feuchten Finger abstimmen. Ein PLL Synthesizer ist kein DDS. Also schau dir Fig.1 nochmal genau an. Die VCO Steuerleitung hat intern keine default Verbinding, die musst du schon extern bereitstellen. Ich würde dir dringend raten zuerst mit einem HC4046 und ein paar Teilerbausteinen auf dem Steckbrett bei 1 MHz die Arbeitsweise eines VCO Synthesizer zu erkunden.
Ups! Ich dachte, da gäbe es intern eine Version von dieser Schleife, und nur, wenn man die nicht benutzen will, braucht man den Pin. Klang irgendwie so (bei CPOut steht "when enabled...", was so klingt, als wäre es auch sinnvoll, den zu deaktivieren). Aber stimmt, wenn man sich Fig. 1 anschaut, sieht man eigentlich, dass das nicht so ist. Gut, dann werde ich mir das mal anschauen. Danke für den Hinweis! Grüße, Sven
> was so klingt, als wäre es auch sinnvoll, den zu deaktivieren
Ist es. Es soll Zeiten geben, wo man keine PLL braucht. Da kann man dann
den VCO und den CP-Ausgang zum Stromsparen abdrehen.
Angehängte Dateien:
-
loopfilter.png
110 KB
Ah, zum Stromsparen ist das also gedacht. Wunderte mich ein bisschen, denn man kann ja schließlich auch den ganzen Chip ausschalten (hat einen Standby-Modus)... Naja. Ich denke ich habe einigermaßen verstanden wie's funktioniert, und jetzt (hoffentlich) erfolgreich mit den ~3 R/C-Werten, die ich da habe, einen Loop Filter gebaut (siehe Anhang) und werde mich nun nochmal am Layout versuchen. ;) Zwei Fragen hätte ich noch: - Eine 2mA LED am Lock Detect-Ausgang (mit passendem Vorwiderstand) sollte kein Problem sein? - Den FastLock-Switch-Pin brauche ich jetzt aber wirklich nicht, oder? Der ist ja nur für den FastLock-Mode, den ich nicht benutze. Danke und viele Grüße, Sven
El Prozzo schrieb: > Vieleicht laeuft die Led ja auch mit 0.5mA ... Wieso, steht das irgendwo im Datenblatt, dass man mehr nicht aus dem Pin ziehen darf? Ich hab' da nirgends was gefunden. Edit: Oh, doch, hier Logic Output High Current... dann überlege ich mir was anderes. ;) Edit2: Auf dem Eval Board ist er über 1k an eine Diode an GND angeschlossen. Das wären aber bis zu 3mA. Hm.
Sven B. schrieb: > Edit: Oh, doch, hier Logic Output High Current. Der ist allerdings nur für die garantierte Einhaltung der Logikpegel wichtig. Für den Missbrauch als LED-Treiber wären nur die Grenzwerte von Interesse, da geben sie (außer einem thermischen) nichts weiter an. Allerdings garantiert dir halt jenseits der 500 µA niemand irgendwas. Ich würde wohl auch noch einen Transistor nachschalten.
Angehängte Dateien:
-
bothlayers.png
160 KB -
frontlayer.png
160 KB -
backlayer.png
140 KB
Ah, okay -- das war mir nicht klar. Ich dachte, das sei die maximal erlaubte Stromstärke überhaupt. Auf dem Eval-Board schließen sie die LED auch direkt (nur über 1k) an den Pin an. Und da der Chip insgesamt ~120mA schluckt, denke ich mal, dass die 0.2mA an thermischer Belastung hoffentlich nicht zu viel sind. :) Im Anhang mal die Roh-Form von dem neuen Layout, was ich gemacht habe. Meint ihr, das könnte so funktionieren? Wo seht ihr die Haupt-Schwachstellen? Viele Grüße, Sven
Sven B. schrieb: > Auf dem Eval-Board schließen sie die LED > auch direkt (nur über 1k) an den Pin an. Wenn das selbst der Hersteller auf seinem Evalboard macht, dann wüsste ich keinen Grund, warum du's nicht auch tun könntest.
Die Massefläche ist immer noch zu zerfetzt. Auch zu den HF-Ein/Ausgängen sollte der Masseweg zum Chip so kurz wie möglich und nicht unterbrochen sein. Stell dir vor, du bist ein eiliges Elektron und willst vom Eingang zum Chip und über dessen Masse wieder zur Schirmung zurück ;) Bei deinem Layout bekommst du einen Drehwurm...
Angehängte Dateien:
-
bothlayers.png
170 KB
Hallo! Georg A. schrieb: > Die Massefläche ist immer noch zu zerfetzt. Auch zu den HF-Ein/Ausgängen > sollte der Masseweg zum Chip so kurz wie möglich und nicht unterbrochen > sein. Stell dir vor, du bist ein eiliges Elektron und willst vom Eingang > zum Chip und über dessen Masse wieder zur Schirmung zurück ;) Bei deinem > Layout bekommst du einen Drehwurm... Okay, trotz der Vias? Eigentlich ist der Weg nicht so arg lang (siehe Bild)... Aber danke für den Tipp! Ich werde das alles noch ein bisschen verschieben und versuchen, das etwas weniger zerrupft zu machen. Grüße, Sven
>Edit2: Auf dem Eval Board ist er über 1k an eine Diode an GND angeschlossen. Das wären aber bis zu 3mA. Hm. Immer dieser Zwang soviel Strom wie moeglich durch eine LED durchzupressen ... obwohl sie auch schon mit weniger als 1mA leuchtet. Aber vielleicht will man ja auch die Leiterplatte gut beleuchten.
Hondo Z. Schnell schrieb: > Immer dieser Zwang soviel Strom wie moeglich durch eine LED > durchzupressen ... obwohl sie auch schon mit weniger als 1mA leuchtet. > Aber vielleicht will man ja auch die Leiterplatte gut beleuchten. Naja, laut Datenblatt halt nur ungefähr 1/20 so hell. Und irgendwie zu sehen sein sollte das ja auch. ;)
Auge arbeitet aber logarithmisch. Da ist ein Faktor 20 lumpige 13dB
Angehängte Dateien:
-
bothlayers2.png
170 KB -
frontlayer2.png
160 KB -
backlayer2.png
140 KB
El Prozzo schrieb: > Auge arbeitet aber logarithmisch. Da ist ein Faktor 20 lumpige 13dB Stimmt wohl. Naja, die LED wird schon irgendwie leuchten. :) Ich habe nochmal einige Änderungen gemacht; einen vernünftigen Weg, diese VDD-Leitung loszuwerden, die die Ground Plane auf der Rückseite teilt, habe ich zwar nicht gefunden, aber dafür habe ich die Masseflächen auf Ober- und Unterseite so verschoben, dass sie an mehreren Stellen mit Vias überbrückt wird. Es gibt nun etliche mehr oder weniger kurze Pfade von den meisten Bauteilen zum Chip. Jetzt muss ich nur noch diese ganzen Vias bohren *g Viele Grüße, Sven
Fuer 400MHz wird's moeglicherweise reichen. Das Teil kann immerhin 2.7GHz oder so. Ich wuerd's allerdings auf einen 4 Layer tun. Weil ich die Arbeit nicht gerne zweimal mach.
Lass Sein schrieb: > Fuer 400MHz wird's moeglicherweise reichen. Das Teil kann immerhin > 2.7GHz oder so. > Ich wuerd's allerdings auf einen 4 Layer tun. Weil ich die Arbeit nicht > gerne zweimal mach. Es kann bis zu 4.4GHz, aber ich brauche nur 408MHz. :) Eine 4-Layer-Platine müsste ich halt fertigen lassen, die 2-Layer kann ich selber machen... klar, geht auch, dauert aber und kostet Geld. Das ist halt vor allem dann ärgerlich, wenn das Design nacher nicht funktioniert (so wie das erste, wo einfach offensichtliche Fehler drauf waren). Wo siehst Du denn jetzt noch die größten Probleme? Immer noch bei der Massefläche? Danke und Gruß, Sven
Angehängte Dateien:
-
freqgen.png
55 KB -
end.jpg
520 KB -
signal.jpg
370 KB
Hallo! Ich habe das mal so augebaut, aber es funktioniert nicht wirklich. ;) Die Kommunikation mit dem Chip scheint zu funktionieren, ich kann ihn zuverlässig in den Standby-Modus versetzen und wieder aufwecken. Der Lock Detect-Pin zeigt bei manchen Einstellungen High, bei anderen nicht. Zum Beispiel leuchtet die angeschlossene LED bei Multiplikatoren von 180 und 245, bei 250 und 190 aber nicht (Referenzfrequenz 24MHz, mit 16-fach Divier). Wenn man ein paar Multiplikatoren durchgeht, gibt es immer mal wieder welche, bei denen der Lock scheinbar funktioniert, bei den meisten ist dies aber nicht der Fall. Das Ausgabesignal sieht aber selbst bei den Frequenzen, bei denen die LED leuchtet, nicht korrekt aus. Das Bild vom Oszilloskop im Anhang zeigt das Signal bei einem Multiplikator von 240 (bei 180 und allem dazwischen sieht es aber genau gleich aus), ein großes Kästchen sind 0.02us mal 20mV. Ich würde eine Frequenz von 240 * 1.5MHz erwarten (1.5MHz = 24MHz Eingang / 16x Divider). Das passt aber nicht zu dem Bild vom Oszi (da ist eine Periode ja grob 0.4 Kästchen, also T = 0.4*0.02e-6s => f = 125MHz statt den erwarteten 360MHz). Außerdem ist die Frequenz bei den meisten Einstellungen irgendwie gleich. Hier ist das Programm, mit dem ich den Chip ansteuere, das Register-Layout ist in Zeile 42: http://paste.kde.org/617510/ (vorsicht, der Code hat keinerlei Anspruch an Eleganz momentan). freqmult und do_sleep übergebe ich per Kommandozeile. Etwas verwirrt bin ich wegen des Charage Pump Current-Registers -- setze ich den nicht über diesen 4.7k-Widerstand an dem Set-Pin? Im Anhang auch nochmal der Schaltplan, nach dem ich das Board jetzt aufgebaut habe. Ist vielleicht das Loop Filter-Design nicht in Ordnung? Ich weiß nicht, laut dem Programm von AD sollte es so funktionieren (siehe Screenshot weiter oben im Thread). :) Ich habe schon ein bisschen rumprobiert und verschiedene Dinge mit dem Oszilloskop und dem Multimeter gemessen, aber so richtig aufschlussreich war das nicht. Der Quarzoszillator funktioniert zumindest. Dass eines der Bauteile beim Löten zerstört wurde, halte ich für nahezu ausgeschlossen, ich war sehr vorsichtig. Ich bin für jede Idee dankbar, was man zu Debugging-Zwecken versuchen könnte! Danke und viele Grüße, Sven P.S.: Hier sind noch ein paar mehr Fotos, wollte die nicht alle hier hochladen weil sie relativ groß sind: http://imgur.com/a/M7JlR#6
Wenn ich es richtig sehe hast du R = 1 d.h. eine PFD Frequenz von 24 MHz. Den Bandselectdivider hat du auch auf 1, was eine Bandselectclock von 24 MHz gibt. Die darf aber maximal 125 kHz sein. D.h. das Ding lockt auch beim allerbesten Layout nicht.
Lattice User schrieb: > Wenn ich es richtig sehe hast du R = 1 d.h. eine PFD Frequenz von 24 > MHz. > Den Bandselectdivider hat du auch auf 1, was eine Bandselectclock von 24 > MHz gibt. Die darf aber maximal 125 kHz sein. D.h. das Ding lockt auch > beim allerbesten Layout nicht. Danke für den Hinweis! Das hatte ich (wie anscheinend einiges) überlesen ;) Ich habe jetzt R=24 gesetzt, sodass die PFD-Frequenz 1 MHz ist, und den Band Select Divider auf 15; das sollte irgendwie 67 kHz als Clock-Rate geben. Trotzdem bleibt die Lock-LED dunkel -- jetzt sogar unabhängig von der Wahl von INT. Hm. Auch wundern tut mich, dass der Schaltkreis mit Chip im Standby 70mA braucht. Das müsste ja dann alles für den Quartzoszillator (plus die zwei, drei 2mA LEDs) draufgehen. Das ist schon ziemlich viel, oder?
Ha, da war noch ein blöder Fehler (hatte versehentlich eine Zeile auskommentiert) -- nun leuchtet die LED! :) Ich baue mal mein Oszilloskop auf und teste, ob das Signal gut aussieht.
Hm. Nein. 1) Es gibt immer noch Bereiche, in denen anscheinend kein Lock erreicht wird. Die liegen zum Beispiel im Bereich von 1m Wellenlänge. Das ist gerade die Länge vom Kabel zum Oszi... ich glaube aber, dass das Zufall ist, weil der Output eigentlich aus ist solange kein Lock erzielt wurde (kann man einstellen). 2) Für die "funktionierenden" Frequenzen sah der Output eigentlich ganz okay aus, etwa 20 mV Amplitude und eine Frequenz grob in der richtigen Richtung (mein Oszi ist da nicht so genau). Dann habe ich gemerkt, dass der BNC-Stecker (der Signal-Anschluss, nicht GND) nicht korrekt gelötet ist. Also habe ich den ordentlich festgelötet -- und jetzt passiert nur noch Unsinn. Bei manchen Einstellungen kriegt man das 24 MHz Taktsignal, bei anderen gar nichts. Das verstehe ich nicht wirklich. :( Könnte es sein, dass die kaputte Lötstelle als Kapazität in der Leitung gewirkt hat, und das einen positiven Effekt hatte? Grüße, Sven
Hondo Z. Schnell schrieb: > Wir haben hier ein Diagnoseproblem... Ich weiß, aber was soll ich machen? Ich habe nur die Messtechnik, um zu sehen dass etwas falsch ist, aber nicht was ;)
.. hast Du denn nochmal die Pins kontrolliert ? Auf dem einen Foto sieht es fast so aus, als wenn da sehr viel Zinn zwischen den Beichen ist. Ich kann aber so etwas ohne Bino gar nicht mehr löten oder kontrollieren .... Gruß Ingo
Erst einmal sicherstellen, dass das Einstellen auch funktionert, d.h. ob die Registerdaten auch korrekt übertragen werden. Möglich wäre z.B. auf den MUXOUT den R Divider Output schalten, und schauen ob da immer die eingestellte Frequenz rauskommt. (24/R) MHz. Den Test mehrfach durchführen mit unterschiedlichen R Werten! Dir ist ausserdem bewusst dass die kleinste einstellbare Frequenz 137.5 MHz ist? Der VCO selbst muss in dem Bereich von 2.2 - 4.4 GHz betrieben werden.
Hi! Ingo DH1AAD schrieb: > .. hast Du denn nochmal die Pins kontrolliert ? > Auf dem einen Foto sieht es fast so aus, als wenn da sehr viel Zinn > zwischen den Beichen ist. Ich kann aber so etwas ohne Bino gar nicht > mehr löten oder kontrollieren .... Habe ich mit dem Binokular kontrolliert. Ich hatte tatsächlich etwas zuviel Lötpaste genommen (hab ich noch nicht oft gemacht ;), sodass sich zunächst an zwei, drei Stellen Lötbrücken gebildet hatten (allerdings deutlich sichtbar nur neben dem Chip, nicht darunter), aber nach ein bisschen Arbeit mit dem Lötkolben + Entlötlitze sieht es jetzt in der Nahaufnahme sehr sauber aus. Außerdem habe ich etliche Pins mit dem Multimeter (Durchgangsprüfer) auf Lötbrücken getestet. Ich bin mir ziemlich sicher, dass das von der Verarbeitung her in Ordnung ist. Lattice User schrieb: > Erst einmal sicherstellen, dass das Einstellen auch funktionert, d.h. ob > die Registerdaten auch korrekt übertragen werden. > > Möglich wäre z.B. auf den MUXOUT den R Divider Output schalten, und > schauen ob da immer die eingestellte Frequenz rauskommt. (24/R) MHz. > Den Test mehrfach durchführen mit unterschiedlichen R Werten! > > Dir ist ausserdem bewusst dass die kleinste einstellbare Frequenz 137.5 > MHz ist? Der VCO selbst muss in dem Bereich von 2.2 - 4.4 GHz betrieben > werden. Das mit dem R-Counter ist eine sehr gute Idee, das werde ich machen. Dass die Übertragung funktioniert denke ich schon, ich kann den Chip zuverlässig zwischen Sleep / Normal umschalten, und ich kann auch den VCO ausschalten und so (dass das funktioniert sieht man ja leicht am Stromverbrauch + Vergleich mit dem Datenblatt, da steht der Stromverbrauch für die einzelnen Komponenten). Dass man mindestens 137.5MHz einstellen muss, ist mir klar. Wobei -- danke, dass Du es sagst! -- mir gerade erst auffällt, dass ich ja nur mit dem 16x Divider auch tatsächlich soweit runterkomme... Ich melde mich, sobald ich mehr weiß. Wieder einmal danke für die Tipps :) Viele Grüße, Sven
Hi! Für den R-Counter sieht man an MUXOUT das 24MHz-Signal des Referenz-Oszillators, das ist also okay (ich habe den R-Counter wieder auf 1 gesetzt und statt dessen den Band Select Clock Divier erhöht, weil mein Loop Filter für eine PFD-Frequenz von 24MHz entworfen ist -- also muss R=1 bleiben). Für den N-Counter hingegen sind (zumindest auf meinem 100MHz Analogoszilloskop) recht schmale Spikes mit ~1V Amplitude zu sehen, die sich alle 0.47us wiederholen. Das sieht für mich nicht richtig aus, andererseits muss ich auch zugeben, dass ich nicht genau verstehe, was ich eigentlich erwarten soll -- die VCO-Frequenz durch den Output Divider (16), durch INT + FRAC/MOD? Das wären in dem Fall 1.5MHz. Das Signal an VTune schwingt auch irgendwie komisch rum (Amplitude 20mV, aber ich kriege das Signal nicht wirklich getriggert). Das ist sicherlich auch nicht richtig (sollte ja mehr oder weniger konstant sein für Normalbetrieb). Hier ist nochmal der Programmcode mit einigen Korrekturen. http://paste.kde.org/618260/ Ich habe die asserts, die da gemacht werden, anhand des Simulationstools von AD grob überprüft -- scheint okay zu sein. :( Gibt es weitere Debug-Ideen? Viele Grüße, Sven
Sven B. schrieb: > Das wären in dem Fall 1.5MHz. Ok, da ist dein Fehler. FBSEL ist bei dir 0, d.h. der Feedback für den N-Divider wird vom Output genommen. Damit muss man natürlich auch den R-Divider passend einstellen damit auch da 1.5 MHz rauskommt. Also entweder FBSEL auf 1, oder R = 16 Dir sollte auch klar sein dass ein 400 MHz Signal von deinem Osci bereits so stark gedämpft wird, dass man es eventuell im sonstigen Störpegel nicht mehr sauber erkennen kann.
Lattice User schrieb: > Ok, da ist dein Fehler. > FBSEL ist bei dir 0, d.h. der Feedback für den N-Divider wird vom Output > genommen. Damit muss man natürlich auch den R-Divider passend einstellen > damit auch da 1.5 MHz rauskommt. > Also entweder FBSEL auf 1, oder R = 16 Ah, okay, ich verstehe das Problem. Das werde ich gleich mal ausprobieren! > Dir sollte auch klar sein dass ein 400 MHz Signal von deinem Osci > bereits so stark gedämpft wird, dass man es eventuell im sonstigen > Störpegel nicht mehr sauber erkennen kann. Das ist mir bewusst. Ich stelle den Chip aber zum Testen eher so auf 150MHz, und das sollte bei 100MHz Bandbreite ja noch gut zu sehen sein. Die Anschaffung eines neuen Oszilloskops ist eh fällig, da werde ich mir was mit 200MHz Bandbreiste suchen :) Viele Grüße, Sven
So, nach irgendwelchen Änderungen (die die FBSEL-Korrektur zwar enthielten, aber nicht auf diese beschränkt waren) funktioniert es jetzt, zumindest für niedrige Frequenzen! 150 MHz, 165 MHz, 180 MHz und 200 MHz habe ich eingestellt und die Korrektheit der Frequenzen mit meinem Oszilloskop verifiziert. Viel weiter komme ich leider nicht (die kleinste Timebase vom Oszi sind 0.02us/div, und man kann irgendwann einfach nicht mehr zählen -- und es triggert auch nicht mehr richtig). Bei Frequenzen über 200 MHz zeigt das Oszi nur noch Mist (Linie, verschwommene Linie, 24MHz-Rauschen) an, aber das ist wohl zu erwarten. Dieses bei einigen Frequenzen doch recht große 24MHz-Rauschen verunsichert mich noch etwas, aber ich schiebe das jetzt einfach mal auf's Oszi. :) Wenn es nicht am Oszi liegt, liegt es wohl am Layout vom Board, dann mache ich eben nochmal ein neues. Wenn ich jetzt weiß, dass das prinzipiell so funktioniert, ist das ja kein Problem. Die Anschaffung besserer Messtechnik ist eh geplant, dann messe ich das nochmal genauer nach (poste ich dann evtl. in ein paar Wochen hier). Zumindest die Lock-LED ist nun aber bei allen von mir als gültig betrachteten Einstellungen am Leuchten. Zu Dokumentationszwecken hier die Register-Einstellungen um den ADF4350 mit 24MHz Referenzfrequenz und dem von mir verwendeten Loop-Filter (siehe oben) auf eine Frequenz von 150.5MHz zu programmieren:
1 | register 0: 0000 0000 0011 0010 0000 0101 0000 0000 |
2 | register 1: 0000 0000 0000 0000 1000 1111 0000 0001 |
3 | register 2: 0000 0000 0000 0000 0101 1110 1100 0010 |
4 | register 3: 0000 0000 0000 0000 0000 0000 0000 0011 |
5 | register 4: 0000 0000 1100 1111 0000 0000 0010 1100 |
6 | register 5: 0000 0000 0101 1000 0000 0000 0000 0101 |
Hier noch ein Kuriosum: wenn der Chip korrekt lockt, bricht die Verbindung zu dem Raspberry Pi ab, mit dem ich das Board steuere, wenn ich das über einen WLAN-Stick an's Netz angebunden habe. Über LAN gibt es keinerlei Probleme. Die VCO-Frequenz liegt bei den von mir getesteten Frequenzen schon sehr nahe bei 2.4GHz! Könnte das Board genug Störungen produzieren, um die WLAN-Kommunikation zu beeinträchtigen (die beiden Geräte stehen relativ nah beieinander)? Dem Notebook macht es allerdings nix aus (das hat aber sicherlich auch eine viel größere Sendeleistung). Oh, doch: in iwconfig steht eine stets steigende Anzahl an "Invalid misc"-Paketen. Nach Unterbrechen der Stromzufuhr vom Chip steigt die erheblich langsamer! Auch die Netzwerkverbindung ist subjektiv schneller. Naja, müsste man nochmal genauer nachmessen. Und natürlich das Board in ein Metallgehäuse packen! :) An dieser Stelle jedenfalls noch einmal einen herzlichen Dank an alle, die beim Debuggen geholfen haben! ;) Viele Grüße, Sven
Dein Layout ist immer noch lausig. Du brauchst eine durchgehende Massefläche und von jedem Abblock-C ein separates VIA dorthin. Denke bitte daran, daß der Chip IMMER 2.2 bis 4.4 GHz macht und dein Ausgang nur durch nachträgliches Teilen auf deine 400 MHz kommt. Das heißt, du mußt IMMER sämtliche Betriebsspannungen so abblocken, daß sie nicht auf irgendeiner Frequenz im Bereich 2.2 bis 4.4 GHz in Resonanz kommen. Dann passiert nämlich Unvorhersagbares. W.S.
Hmm, okay... aber die Platine einseitig zu routen, ohne mindestens ein, zwei abenteuerliche Tracks zu haben, erscheint mir ziemlich unmöglich... Wie soll ich zum Beispiel den CP-Filter auf die andere Seite vom Chip routen, ohne das auf die Unterseite zu legen oder eine riesige Schleife zu ziehen? Das Routing der Versorgungsspannung versuche ich mal zu verbessern. Danke für das Feedback! Grüße, Sven
Sven B. schrieb: > Hmm, okay... aber die Platine einseitig zu routen, ohne mindestens ein, > zwei abenteuerliche Tracks zu haben, erscheint mir ziemlich unmöglich... Drahtbrücke auf der Unterseite. Ausserdem fehlen noch diverse Filter in der Spannungsversorgung um 1. Vvco Vdd Vadd zu trennen, und ganz wichtig um zu verhindern dass die Zuleitung als Sendeantenne funktioniert. Wie hast du das Epad angelötet?
Lattice User schrieb: > Sven B. schrieb: >> Hmm, okay... aber die Platine einseitig zu routen, ohne mindestens ein, >> zwei abenteuerliche Tracks zu haben, erscheint mir ziemlich unmöglich... > > Drahtbrücke auf der Unterseite. Das ist besser als so ein Track? Okay. So ein Draht sammelt ja aber auch Störungen ein, oder? ;) > Ausserdem fehlen noch diverse Filter in der Spannungsversorgung um 1. > Vvco Vdd Vadd zu trennen, und ganz wichtig um zu verhindern dass die > Zuleitung als Sendeantenne funktioniert. Okay, wie sollte ich die trennen? Erst in einem gewissen Abstand vom IC zusammenführen und dort einen zusätzlichen Kondensator platzieren? > Wie hast du das Epad angelötet? Ich habe eine hoffentlich angemessene Menge Lötpaste aufgetragen und es dann heiß gemacht. Ich weiß nicht genau, wie ich unter dem Chip eine Durchkontaktierung hinbekommen soll... Grüße, Sven
Sven B. schrieb: >> Drahtbrücke auf der Unterseite. > Das ist besser als so ein Track? Okay. So ein Draht sammelt ja aber auch > Störungen ein, oder? ;) Du zerpflückst dir halt die Massefläche nicht.
Sven B. schrieb: > Drahtbrücke auf der Unterseite. > Das ist besser als so ein Track? Okay. So ein Draht sammelt ja aber auch > Störungen ein, oder? ;) Auch ein Track sammelt Störungen ein, Den Draht möglichst straff und gerade über die Massefläche spannen und mit Lack fixieren. Das ist auch nicht schlechter als ein Track. Sven B. schrieb: > Ich weiß nicht genau, wie ich unter dem Chip eine > Durchkontaktierung hinbekommen soll... Ich würde eine 3-4 mm Bohrung in die Mitte des Epads machen, und dann von unten kontrollieren und eventuell nachlöten. Ausserdem kann man dann mit etwas Geschick und Vorsicht (Wärmebelastung des Bausteins!) eine Verbindung durch dieses Loch zur unteren Massefläche herstellen. Wenn gut gemacht dient es auch zur Wärmeabfuhr auf die untere Massefläche. Disclaimer: ICH HABE DAS NOCH NIE GEMACHT. Was möchtest du mit dem Generator eigentlich machen, was sind z.B. deine Anforderungen an das Phasenrauschen?
Lattice User schrieb: > Auch ein Track sammelt Störungen ein, > Den Draht möglichst straff und gerade über die Massefläche spannen und > mit Lack fixieren. Das ist auch nicht schlechter als ein Track. Okay. Ich habe auch gerade den Trick mit den 0-Ohm-Widerständen entdeckt und mir sofort ein paar bestellt (als Brücken) ;) Das sollte auch helfen, das Layout kleiner zu machen. Einige 0402-Bauteile habe ich mir auch gekauft, nachdem die 0603 sich als noch sehr angenehm zu verarbeiten herausgestellt haben. > Ich würde eine 3-4 mm Bohrung in die Mitte des Epads machen, und dann > von unten kontrollieren und eventuell nachlöten. Also bei 4mm Bohrung ist das Pad fast komplett weg, inklusive einiger Pins ;) Das ist nur 3.3mm x 3.3mm groß. Ich denke, mehr als eine 1mm oder höchtens 2mm Bohrung kann man da nicht guten Gewissens draufsetzen. Lötzinn durch das Loch zu quetschen stelle ich mir nahezu unmöglich vor. Wenn, dann müsste man einen Draht durchfädeln; aber den dann am Chip anzulöten, von unten, das ist auch nicht gerade toll. :( > Was möchtest du mit dem Generator eigentlich machen, was sind z.B. deine > Anforderungen an das Phasenrauschen? Ich habe vor, einen Netzwerkanalysator damit zu bauen, allerdings interessieren mich hauptsächlich die Amplituden, die Phasen sind nicht soo wichtig. Ich hätte aber auch für andere Zwecke gerne ein Board, was solche Frequenzen generieren kann, z.B. um (natürlich mit entsprechend niedriger Leistung) mal auszuprobieren, ob man so grob Strahlungspatterns von Antennen vermessen kann. Unter anderem ist das aber auch einfach ein Lern-Projekt, also es geht mir auch darum, einfach mal was zu bauen und dabei Erfahrungen zu sammeln. Viele Grüße, Sven
Sven B. schrieb: > Lötzinn durch das Loch zu quetschen stelle ich mir nahezu unmöglich vor. Du machst natürlich wie bisher Lötpaste vor dem Aufsetzen des Bausteins drauf. Mit einem kleinen Loch (<2mm) wird man immerhin noch kontrollieren können, und eventuell mit einem Heissluftkolben nachlöten. Auf jedem Falle das Epad mit allen GND Pins Verbinden! Ohne Wärmeabfuhr nach unten würde ich einen Kühlkörper aufkleben. Sven B. schrieb: > Ich habe vor, einen Netzwerkanalysator damit zu bauen, allerdings > interessieren mich hauptsächlich die Amplituden, die Phasen sind nicht > soo wichtig. Phasenrauschen ist nicht nur für Phasenmessungen wichtig, sondern bestimmt auch wie hoch die Seitenbänder sind. Der ADF 4350 ist da sehr empfindlich auf die Qualität der Stromversorgung, Aussenbeschaltung und auch die Form und Amplitude der REF Clock. Ohne guten Speci ist das aber unmöglich zu optimieren.
Lattice User schrieb: > Du machst natürlich wie bisher Lötpaste vor dem Aufsetzen des Bausteins > drauf. Das ist klar. Die Frage ist, wie man die Ober- und Unterseite elektrisch leitend verbinden kann... Lötzinn passt meiner Meinung nach nicht durch das Loch. > Auf jedem Falle das Epad mit allen GND Pins Verbinden! Ok, mache ich. > Ohne Wärmeabfuhr nach unten würde ich einen Kühlkörper aufkleben. Ich hatte den Chip schon eine Weile ohne Kühlkörper in Betrieb, wird so ca. 40 Grad warm. Ich denke, das ist okay. > Phasenrauschen ist nicht nur für Phasenmessungen wichtig, sondern > bestimmt auch wie hoch die Seitenbänder sind. > Der ADF 4350 ist da sehr empfindlich auf die Qualität der > Stromversorgung, Aussenbeschaltung und auch die Form und Amplitude der > REF Clock. Hm, meine Ref Clock ist nicht so toll, die kommt von so einem Quartzoszillator ;) Sieht auf dem Oszilloskop ziemlich abenteuerlich (aber regelmäßig) aus. Stromversorgung werde ich versuchen ein bisschen besser zu entkoppeln. Danke und Gruß, Sven
Angehängte Dateien:
-
versuch3_front.png
180 KB -
freqgen2-Front.png
9,8 KB
Hier ist nochmal ein komplett neues Layout, für das ich mich über Feedback freuen würde (Anhang). Die Rückseite würde ich komplett als Ground Plane machen. Etwa fünf Spannungsversorgungen würde ich über Vias mit Drähten auf der Rückseite verlegen, alle zu dem Anschluss-Pin für die Spannung, da wo auch die 10uF + 100nF-Filterkondensatoren sind. Außerdem würde ich den Filter-Output (CPOut -> VTune) über einen Draht auf der Rückseite routen (der wäre relativ kurz). Was meint ihr? ;) Viele Grüße, Sven
Angehängte Dateien:
-
versuch3-back.png
6 KB
Ach so, tut mir Leid -- hier ist die Rückseite. Geht das so? Viel weniger Löcher ist halt nicht wirklich machbar ;p Wird wahrscheinlich auch unmöglich aufzubauen, weil das jetzt alles so eng ist, aber man kann's ja mal versuchen. Und ja, zugegeben, die 50-Ohm-Leitungen sind extrem hässlich. Aber immerhin sind sie 50 Ohm! ;)
Sven B. schrieb: > Wie soll ich zum Beispiel den CP-Filter Den allerletzten Tiefpaß des Filters legst du direkt neben den VCO-Eingang und von dort aus kannst du in großem Bogen Richtung Ladungspumpe gehen, wo du all die anderen Filterteile plazierst. W.S.
nochwas: Sven B. schrieb: > Ich habe vor, einen Netzwerkanalysator damit zu bauen.. Dir ist aber hoffentlich klar, daß der IC keinen Sinus, sondern ein recht gutes Rechteck liefert, ja? Du mußt also mit Geistern, vor allem auf 3f und 5f rechnen. Ich hab das Spielchen schon mal durchgemacht, wobei ich mir für die diversen Sub-Bereiche vorsorglich zwei Tiefpässe gegönnt habe, aber es ist ein Witz, ob man nun die Geisterresonanz mit -13 dBc oder mit -25 dBc sieht. Kurzum, schmalbandige Sachen kann man durchaus so lala wobbeln, aber eigentlich geht es nicht wirklich gut. Mein zweiter Versuch zum Thema sieht so aus: ein ADF4360 auf 2.4 GHz, ein ADF4350 auf 2.4 bis 4.4 GHz, dazwischen ein Ringmischer von Peregrine und danach ein 2 GHz Tiefpaß. Ist aber noch längst nicht fertig, von der Programmierung ganz zu schweigen. Inzwischen gibt es neue DDS von AD, ich glaub bis zu Taktfrequenzen von 2.7 GHz - aber SAUTEUER!!! W.S.
W.S. schrieb: > Den allerletzten Tiefpaß des Filters legst du direkt neben den > VCO-Eingang und von dort aus kannst du in großem Bogen Richtung > Ladungspumpe gehen, wo du all die anderen Filterteile plazierst. Also zum Beispiel den 1nF-Kondensator noch dorthin verschieben? Okay. Ist das in Ordnung, wenn das Via (vom Filter) näher am Chip / VTune liegt als der Filterkondensator? (beide Strecken wären ca. 3mm lang) Besser wäre wahrscheinlich andersrum? > Dir ist aber hoffentlich klar, daß der IC keinen Sinus, sondern ein > recht gutes Rechteck liefert, ja? Du mußt also mit Geistern, vor allem > auf 3f und 5f rechnen. Ja, ist mir klar. Ich hatte eigentlich vor, mich auf einen relativ kleinen Frequenzbereich zu beschränken, zum Beispiel 270 MHz bis 540 MHz, und dann z.B. vor dem Richtkoppler einen entsprechenden Filter einzubauen. Danke und Gruß, Sven
Ich schick dir mal was zur Ansicht. Ist mein oben beschriebener Versuchsaufbau. W.S.
Hallo! Danke, ist immer interessant, andere Schaltkreise anzuschauen. Funktioniert der Aufbau denn, wie er soll? Ordentlich sieht es ja allemal aus. Ich habe meine dritte Version nun ebenfalls aufgebaut (und den Chip dafür aus der ersten geklaut), scheint einwandfrei zu funktionieren. Ob das Ausgangssignal tatsächlich besser ist als beim alten Layout kann ich mit dem Oszi hier nicht beurteilen, ich sage Bescheid, sobald ich das nachgemessen habe. Immerhin ist das Ganze nun kleiner als eine Scheckkarte (etwa 6cm auf 4.5cm) -- viel kleiner kriegt man es glaube ich im Eigenbau auch nicht hin, ich zumindest nicht (die halbe Platine besteht aus den zwei BNC-Steckern und dem Quartzoszillator) ;) Der etwa zehnmal aus- und eingelötete Chip scheint ebenfalls noch zu funktionieren -- ich bin immer wieder beeindruckt von der Stabilität dieser Bauteile! Die Durchkontaktierungen habe ich diesmal gemacht, indem ich kleine Lötzinn-Stücke mit dem gleichen Durchmesser wie die Bohrlöcher durch dieselben gesteckt und diese dann oben und unten aufgeschmolzen habe. Das ist relativ einfach umzusetzen und sieht auch einigermaßen ansehlich aus; ich bin mir allerdings unsicher: Ist die geringe Menge Flussmittel, die da noch drin ist, ein Problem? Wohl eher nicht. Dazu kommt natürlich noch, dass die Leitfähigkeit vom Lötzinn deutlich geringer ist als die von Kupfer(draht)... dafür ist aber auch der Querschnitt bei dieser Methode relativ groß... was meint ihr? Grüße, Sven
Sven B. schrieb: > Die Durchkontaktierungen habe ich diesmal gemacht, indem ich kleine > Lötzinn-Stücke mit dem gleichen Durchmesser wie die Bohrlöcher durch > dieselben gesteckt und diese dann oben und unten aufgeschmolzen habe. > Das ist relativ einfach umzusetzen und sieht auch einigermaßen ansehlich > aus; ich bin mir allerdings unsicher: Ist die geringe Menge Flussmittel, > die da noch drin ist, ein Problem? Wohl eher nicht. Dazu kommt natürlich > noch, dass die Leitfähigkeit vom Lötzinn deutlich geringer ist als die > von Kupfer(draht)... dafür ist aber auch der Querschnitt bei dieser > Methode relativ groß... was meint ihr? Schau mal auf http://www.mydarc.de/dk4sx/ nach Projekten Durchkontaktierungen, da sieht man recht gut, wo so die Probleme mit einem einfachen Stück Draht oder Lötzinn sind.
bazo schrieb: > Schau mal auf http://www.mydarc.de/dk4sx/ nach Projekten > Durchkontaktierungen, da sieht man recht gut, wo so die Probleme mit > einem einfachen Stück Draht oder Lötzinn sind. Das ist ein sehr interessanter Artikel, aber irgendwie kann ich die Argumentation nicht nachvollziehen und habe auch irgendwie sonst nirgends Hinweise darauf gefunden, dass oder warum eine solche "gefüllte" Durchkontaktierung ein Problem darstellen sollte (deshalb bin ich noch ein wenig skeptisch). Vielleicht bin ich auch nur zu blöd zum Suchen? Hast Du dafür zufällig noch weitere Quellen parat? Grüße, Sven
Sven B. schrieb: > bazo schrieb: >> Schau mal auf http://www.mydarc.de/dk4sx/ nach Projekten >> Durchkontaktierungen, da sieht man recht gut, wo so die Probleme mit >> einem einfachen Stück Draht oder Lötzinn sind. > > Das ist ein sehr interessanter Artikel, aber irgendwie kann ich die > Argumentation nicht nachvollziehen und habe auch irgendwie sonst > nirgends Hinweise darauf gefunden, dass oder warum eine solche > "gefüllte" Durchkontaktierung ein Problem darstellen sollte (deshalb bin > ich noch ein wenig skeptisch). Vielleicht bin ich auch nur zu blöd zum > Suchen? Hast Du dafür zufällig noch weitere Quellen parat? > > Grüße, > Sven Stichwort Skineffekt, der Strom von HF fließt nur an der Oberflächen entlang. Ansonsten Gunthard Kraus, Design und Realisierung von Mikrowellen-Schaltungen, UKW-Berichte
Hm, aber wenn der Strom nur im unteren Teil (also dem näher bei der Massefläche) der Kupferbeschichtung fließt, und dann nur in der äußeren Schicht der Füllung vom Via, dann sehe ich irgendwie immer noch nicht, wo das Problem liegt...? Als Argumentation, warum ein gefülltes Via nicht besser ist als eines mit Loch in der Mitte kann ich das durchaus nachvollziehen, aber einen Nachteil der gefüllten Version erkenne ich nicht. Grüße, Sven
Sven B. schrieb: > Als Argumentation, warum ein gefülltes Via nicht besser ist als eines > mit Loch in der Mitte kann ich das durchaus nachvollziehen, aber einen > Nachteil der gefüllten Version erkenne ich nicht. Der Weg für den HF-Strom ist dadurch länger, damit steigt die Induktivität an und damit wird die "Masse" hochohmiger. Das führt irgendwann dazu, das die Schaltung dann eine Eigenleben entwickelt....
Angehängte Dateien:
-
skineffekt.png
230 KB
Verstehe ich nicht. Ich habe mal eine Skizze gemacht, wie ich mir das vorstelle -- kannst Du mir sagen, was daran falsch ist? Grüße, Sven
Sven B. schrieb: > Hm, aber wenn der Strom nur im unteren Teil (also dem näher bei der > Massefläche) der Kupferbeschichtung fließt, und dann nur in der äußeren > Schicht der Füllung vom Via, dann sehe ich irgendwie immer noch nicht, > wo das Problem liegt...? Der Strom fließt aber nicht nur "im unteren Teil". Der größere Teil des Stromes fließt auf der Unterseite, aber ein gewisser Anteil fließt auch oben. Ob sich der Unterschied zwischen einer gefüllten und einer hohlen Via in der Praxis tatsächlich auswirkt bzw. unter welchen Bedingungen das relevant ist, kann ich dir nicht sagen.
Johannes E. schrieb: > Der Strom fließt aber nicht nur "im unteren Teil". Der größere Teil des > Stromes fließt auf der Unterseite, aber ein gewisser Anteil fließt auch > oben. Na gut, aber das ist ja nur noch ein weiteres Argument für die gefüllten Vias. Grüße, Sven
Sven B. schrieb: > Na gut, aber das ist ja nur noch ein weiteres Argument für die > gefüllten Vias. Nein, das hast du falsch verstanden. Der Strom, der auf der Oberseite des Top-Layers fließt, kann bei einer hohlen Via entlang der Oberfläche durch das Loch fließen. Bei einer gefüllten Via gibt es keine direkt Verbindung von der Oberseite der Leiterbahn auf dem Top-Layer zum Bottom-Layer, die Entlang der Kupfer-Oberfläche verläuft.
Ah! Okay. In diesem Fall wäre also das "hohle" Via tatsächlich besser. Aber ist das relevant? Die Skin Depth scheint bei Kupfer bei einigen hundert MHz nur wenige Mikrometern zu betragen, wäre also relativ klein gegen die Dicke der PCB-Beschichtung (die ist in meinem Fall 35um). Grüße, Sven
Das ist gerade relevant, weil der Skin Effekt verhindert, das er Strom von der Oberfläche überhaupt durch eine gefüllte VIA fließen kann. DC hat mit gefüllten VIA kein Problem, je höher die Frequenz wird, desto mehr muss man den Skin Effekt berücksichtigen.
Hallo Freunde, kann Eurer Via (mit, ohne Füllung) Argumentation, rein verständnissmäßig, nicht folgen. HF Ströme fließen auf der äußeren Oberfläche eines Vias. Mit steigender Frequenz, nimmt die Eindringtife ab und damit der HF-Widerstand des Vias zu, was zu einer Güteminderung beiträgt. Deshalb macht man entweder Vias mit einem größeren Durchmesser und/oder mehrere Vias parallel, um den HF-Widerstand zu senken. Was die Güte eines Vias wesentlich mehr beeinflusst, als der Umstand ob mit Zinn gefüllt oder nicht, ist die Oberflächen-Rauhigkeit, die bei der galvanischen Erzeugung eines Vias von den Parametern bei der Platinen- herstellung abhängt. (z.B. Material Cu/au/Ag, verwendete Lösung, Spannungen, Beschichtung des Lochs z.B. mit Graphit um den galvanischen Aufbau zu ermöglichen und zu beschleunigen). Ich hoffe mein Wissen ist diesbezüglich nicht schon veraltet und lasse mich gerne eines Besseren belehren, wenn die Argumentation schlüssig ist. Gruß Markus DL8MBY
Aber bei großen Frequenzen fließt doch gerade sehr wenig Strom an der Oberfläche (siehe Skizze) -- der fließt doch dann unten, nahe des Ground-Layers -- nicht? Grüße, Sven
Ja. Da wo das E-Feld ist. Also an der Trennflaeche Leiterplatte-Kupfer.
Sven B. schrieb: > Aber bei großen Frequenzen fließt doch gerade sehr wenig Strom an der > Oberfläche (siehe Skizze) Was verstehst du unter "sehr wenig"? Angenommen, der Strom teilt sich 10/90 auf, also 10 % oben und 90% unten. Wenn jetzt die Via die oberen 10% blockiert, dann könnte sich das schon bemerkbar machen, z.B. in Form einer Impedanz-Änderung um 10%. Ich hab das allerdings noch nie nachgemessen oder eine Messung gesehen, bei der dieser Unterschied wirklich sichtbar war.
Johannes E. schrieb: > Angenommen, der Strom teilt sich 10/90 auf, also 10 % oben und 90% > unten. Wenn jetzt die Via die oberen 10% blockiert, dann könnte sich das > schon bemerkbar machen, z.B. in Form einer Impedanz-Änderung um 10%. Die Frage, die sich mir stellt, ist ob Strom an der oberen Seite fließt außer dem der halt wegen dem Skin-Effekt von der Unterseite noch übrig ist. Wenn der Strom prinzipiell nur auf der Unterseite fließt und nur die "Reste" oben sind, dann ist das wohl sehr wenig (laut Wikipedia sind 63% vom Strom in den unteren 3.3um bei 408MHz). Ich hoffe, man versteht, was ich meine ;)
Sven B. schrieb: > Die Frage, die sich mir stellt, ist ob Strom an der oberen Seite fließt > außer dem der halt wegen dem Skin-Effekt von der Unterseite noch übrig > ist. Die Frage ist nicht, ob Strom an der oberen Seite fließt, sondern wie viel. Das hängt von der Dicke der Platine ab, vom Platinenmaterial, von der Frequenz von der Leitergeometrie (Breite und Dicke) und einigen anderen Faktoren. Ob das bei deiner konkreten Anwendung überhaupt relevant ist, kannst du vermutlich nur experimentell feststellen, allerdings ist dafür relativ aufwendige Messtechnik notwendig. Deswegen sollte man einfach versuchen, alles so gut wie möglich zu machen.
Angehängte Dateien:
-
skineffekt2.png
170 KB
Hi! Das ist klar, aber meine Frage bezog sich darauf, welcher der beiden Fälle im Anhang realisiert ist. Finde ich ein bisschen schwer in Worte zu fassen, aber ich denke, auf dem Bild sieht man was ich meine. Danke und Gruß, Sven
Markus W. schrieb: > Was die Güte eines Vias wesentlich mehr beeinflusst, als der Umstand ob > mit Zinn gefüllt oder nicht, ist die Oberflächen-Rauhigkeit, die bei der > galvanischen Erzeugung eines Vias von den Parametern bei der Platinen- > herstellung abhängt. (z.B. Material Cu/au/Ag, verwendete Lösung, > Spannungen, Beschichtung des Lochs z.B. mit Graphit um den galvanischen > Aufbau zu ermöglichen und zu beschleunigen). Die Oberflächenrauhigkeit vergrößert ja auch die Strecke, die der Strom fließen muss und erhöht damit die Impedanz. Bei einem gefüllte VIA kann der Strom nur auf der Unterseite Top-Layer nach Unterseite Bottom-Layer fließen. Für die Oberseite Top-Layer nach Oberseite Botton-Layer gibt es keinen direkten Weg mehr, weil der Strom halt nur an der Oberfläche fließt und nicht in das gefühlte VIA. Die Bilder (http://www.mydarc.de/dk4sx/grafiken/bilder/durchko2.jpg) zeigen das Verhalten doch anschaulich. Ergo hast du das gleiche Problem, wie bei einer raueren Oberfläche, längerer Weg, höhere Impedanz. Ansonten hast du Recht, mehrere Durchkontaktierungen sind immer besser als eine einzelne, da die bei Parallelschaltung von Induktivitäten die Gesamtinduktivität sinkt. Das sieht man bei jedem Evaluation Board für MMIC und anderen Microwellenschaltunge, dort sind dann durchaus >10 VIAs für die Masse vorgesehen.
Angehängte Dateien:
-
skineffekt2.png
180 KB
Sven B. schrieb: > Hi! > > Das ist klar, aber meine Frage bezog sich darauf, welcher der beiden > Fälle im Anhang realisiert ist. Finde ich ein bisschen schwer in Worte > zu fassen, aber ich denke, auf dem Bild sieht man was ich meine. > > Danke und Gruß, > Sven Ich habe dir mal ein aufgelötetes SMD Pad eingezeichnet.
Sven B. schrieb: > Das ist klar, aber meine Frage bezog sich darauf, welcher der beiden > Fälle im Anhang realisiert ist. Das sollte man nicht so schwarz/weiß sehen, die Wahrheit liegt irgendwo dazwischen. Die Stromdichte ist unten im Normalfall größer als oben, aber oben hat man trotzdem eine deutlich höhere Stromdichte als innen drin. Ich hoffe, ich habe mich verständlich ausgedrückt, soll ich eine Zeichnung machen?
bazo schrieb: > Bei einem gefüllte VIA kann der Strom nur auf der Unterseite Top-Layer > nach Unterseite Bottom-Layer fließen. Für die Oberseite Top-Layer nach > Oberseite Botton-Layer gibt es keinen direkten Weg mehr, weil der Strom > halt nur an der Oberfläche fließt und nicht in das gefühlte VIA. Die > Bilder (http://www.mydarc.de/dk4sx/grafiken/bilder/durchko2.jpg) zeigen > das Verhalten doch anschaulich. Ergo hast du das gleiche Problem, wie > bei einer raueren Oberfläche, längerer Weg, höhere Impedanz. > > Ansonten hast du Recht, mehrere Durchkontaktierungen sind immer besser > als eine einzelne, da die bei Parallelschaltung von Induktivitäten die > Gesamtinduktivität sinkt. Das sieht man bei jedem Evaluation Board für > MMIC und anderen Microwellenschaltunge, dort sind dann durchaus >10 VIAs > für die Masse vorgesehen. Ok, alles klar. > Ich habe dir mal ein aufgelötetes SMD Pad eingezeichnet. Gut, wenn man das so betrachtet, sieht man wohl, dass der erste Fall nicht realistisch ist. ;) > Das sollte man nicht so schwarz/weiß sehen, die Wahrheit liegt irgendwo > dazwischen. Die Stromdichte ist unten im Normalfall größer als oben, > aber oben hat man trotzdem eine deutlich höhere Stromdichte als innen > drin. Sowas in der Richtung hatte ich mir schon gedacht. Gut, das nochmal bestätigt zu haben. > Ich hoffe, ich habe mich verständlich ausgedrückt, soll ich eine > Zeichnung machen? Danke für das Angebot, ich denke, es ist klar was gemeint ist. Auf meine Skizze bezogen würde man die rechte Seite nehmen und die Einfärbung der oberen Hälfte deutlich heller machen. Gut, dann werde ich mal nach Methoden suchen, solch "hohle" Vias herzustellen -- wahrscheinlich durch geeignete steckbare hohle Metallröhrchen oder so, die man dann oben und unten verlötet. Es gibt ja anscheinend auch diese Crimps, die man mit so einer Art Tacker in die Platine "stanzt", aber ich habe gehört, dass die nicht so toll sind. Außerdem braucht man dazu ja noch diesen "Tacker", der nicht gerade ganz billig ist. Viele Grüße, Sven
Sven B. schrieb: > Gut, dann werde ich mal nach Methoden suchen, solch "hohle" Vias > herzustellen -- wahrscheinlich durch geeignete steckbare hohle > Metallröhrchen oder so, die man dann oben und unten verlötet. Es gibt ja > anscheinend auch diese Crimps, die man mit so einer Art Tacker in die > Platine "stanzt", aber ich habe gehört, dass die nicht so toll sind. > Außerdem braucht man dazu ja noch diesen "Tacker", der nicht gerade ganz > billig ist. Reichelt hat die Fertig als 1000er Pack, allerdings nicht ganz billig, aber bei 1.5mm FR4 geht das gut, bohren, durchstecken, massiv Metallplatte drauflegen, dann alles rumdrehen und mit einem Körner umbördeln und mit einem breiten Durchschlag platt klopfen.
Das wird dann aber wahrscheinlich ziemlich groß, oder? Die Dinger sind mit 1mm Bohrdurchmesser ja schon riesig :( Würdest Du die zusätzlich noch festlöten? Wahrscheinlich schon, oder? Ich hatte mir überlegt solche Adernhülsen durchzustecken und die dann beidseitig anzulöten. Das ist aber irgendwie auch nicht so toll, weil die immer viel zu lang sind... und einzeln erst absägen für jedes Via ist auch bei ~50 Vias pro Board etwas arg aufwendig. Grüße, Sven
Sven B. schrieb: > Das wird dann aber wahrscheinlich ziemlich groß, oder? Die Dinger sind > mit 1mm Bohrdurchmesser ja schon riesig :( > Würdest Du die zusätzlich noch festlöten? Wahrscheinlich schon, oder? Die gibt es auch mit 0.8mm Bohrung und ich löte die nicht fest.
bazo schrieb: > Die gibt es auch mit 0.8mm Bohrung und ich löte die nicht fest. Und das hält? Okay... von anderer Seite habe ich gehört, diese Crimps wären häufig Grund für Probleme weil sie nach einigen Temperaturzyklen u.U. nicht mehr richtig Kontakt haben... Was haben die dann für einen Durchmesser oben? Grüße, Sven
Es gibt bei RS so eine Art "Via-Nägel", die man mit dem heißen Lötkolben in ein 0.8er Loch drückt und dann beidseitig verlötet. Hält bestens, gibt zuverlässigen Kontakt und löst sich auch nicht, wenn man in der Nähe was lötet. Für sowas braucht man nach meiner Erfahrung aber einen Augendurchmesser von ca. 1.8 mm, um wenigstens noch 0.5 mm Kupfer rings herum stehen zu haben. Deshalb würde ich solche HF-Schaltungen wie sie hier angesagt sind, lieber professionell fertigen lassen. Sven B. schrieb: > Funktioniert der Aufbau denn, wie er soll? Ich hab doch geschrieben, daß man damit die Geister bei 3f und 5f beobachten kann. Da mich diese Geister stören, funktioniert er eben nicht so, wie ich das haben will. Ansonsten kann man damit wobbeln oder ihn als Generator verwenden - jedenfalls über den seriellen Port. Den USB hab ich noch nicht angefangen. Das mache ich, wenn das Nachfolgemodell mit Mischer so funktioniert wie ich es haben will. W.S.
Angehängte Dateien:
-
spectrum_at_150mhz.png
24 KB -
180mhz_peak_width.png
21 KB
Ok, ich werde mal schauen, dass ich sowas einkaufe und teste dann einfach mal, wie gut das funktioniert. Ich habe das neueste Board mal vermessen (siehe Anhang). Morgen vergleiche ich mal, ob sich das besser verhält als das alte. Die Frequenz ist jedenfalls recht genau eingestellt und die Peaks sind auch sehr scharf, aber wie W.S. schon sagte sind die Obertöne extrem stark (auch bei mir vor allem bei 3f und 5f). Mal schauen, ob man da einen geeigneten Filter gebaut kriegt (ich denke da an irgendetwas microstrip-mäßiges, damit wollte ich eh mal experimentieren). Grüße, Sven P.S.: Das zweite Bild zeigt natürlich 158MHz als Hauptfrequenz, nicht 180 wie der Name angibt. Sorry.
Angehängte Dateien:
-
1468alt.png
21 KB
Hmm, überraschenderweise gibt das neue Board (Beitrag "Re: ADF 4350 Frequenz-Synthesizer") bei ~680MHz den Geist auf (kein Lock mehr), während das alte (Beitrag "Re: ADF 4350 Frequenz-Synthesizer") auch bei 1.5GHz noch schön scharfe Peaks macht. Woran das wohl liegen mag? Der Schaltplan ist der gleiche, nur das Layout ist anders (und ich dachte eigentlich, dass es wesentlich besser ist). Auf dem neuen ist halt der Chip drauf, den ich schon zehnmal ein- und ausgelötet habe, vielleicht hat der doch einen Schuss?
Nur mal so ne Idee (nix für ungut): Es gibt bei Eisch-Kafka einen fast fertigen Meßsender mit dem Analog IC. Da geht einfach alles incl. sauberer Einstellung des Ausgangpegels. Die Büchse wird per V24 angesprochen. Wem es gefällt kann auch den Atmel in der Kiste mit eigener Software versorgen. http://www.eisch-electronic.com/entwicklung/signalgenerator.html
Hi Chefkoch, hört sich so an, als wenn Du das Teil hättest. Gibt es da noch mehr Infos drüber ? Auf der Seite finde ich außer den Technischen Daten nichts weiter. Ist ein interessantes Teil. Das in ein schönes Gehäuse und ein vernünftiges Display ... mmhh ;-) Gruß Ingo
Habe das Ding nicht selber. Es ist aber ein einfach alles gedacht. Beim ADF ist das Layout nicht das einzige Problem. Wenn man wirklich ein sauberes und rauscharmes Signal haben möchte wird es aber den letzten Metern etwas aufwendiger. Da gibt es dann so Feinheiten wie unterschiedliche rauscharme Spannungsversorgungen für den ADF und so Geschichten. Bei dem erwähnten Generator ist aber solche Dinge gedacht und man muß sich über die Implementierung dieser dämlichen Rechnerei in die eigene Software keine Gedanken mehr machen. PS: Ich habe nichts mit dem Hersteller zu tun!
Angehängte Dateien:
-
sig01_3400.jpg
30 KB
Hallo, ich habe einen SIG01. Es hängt halt davon ab, was man damit machen will. Das Phasenrauschen ist nicht berauschend und im oberen Bereich sieht das Spektrum auch nicht mehr schön, dito ist der Obenwellenabstand um 10-20dB schlechter als bei den einschlägigen Surplus Geräten.
Das ein Synthesizer auf der Basis nicht an einen alten HP8640 o.ä. bezüglich diesen Parametern rankommt ist klar. Aber als Generator für einen Selbstbau Networker zum Wobbeln von Weichen und Antennen (mit entsprechendem Koppler) langt es.
Chefkoch2000 schrieb: > Das ein Synthesizer auf der Basis nicht an einen alten HP8640 o.ä. > bezüglich diesen Parametern rankommt ist klar. HP8640 ist bezüglich Phasenrauschen "Grand Cru". Außerdem ist das kein Wobbler, von daher sollte man das eher mit den üblichen Surplus-Wobblern (HP8620/8350) vergleichen und selbst das ist enttäuschend.
Ging beim 8640 auch nicht ums Wobbeln sondern nur ums Phasenrauschen. Bin mir gerade nicht sicher, ob beim Wobbeln das Thema Phasenrauschen im Heimlabor ein großes Thema ist. Mir persönlich langt mein CMT54 als HF-Quelle. Meinen Schlumberger 4002 habe ich mangels Unterlagen noch nicht ans Rennen gebracht. Falls hier jemand welche hat soll er sich melden.
Hi bazo, > ich habe einen SIG01. > Es hängt halt davon ab, was man damit machen will. > hast Du denn zu dem Teil weitere Unterlagen, die Du mir zur Verfügung stellen könntest ? Würde mich interessieren, was die Firmware bereits unterstützt (Sweep ?) Auf der Website vom Eisch steht ja nur " Der Messender SIG 01 wird über ein normales Terminalprogramm vom Notebook aus gesteuert. " Gruß Ingo
@Chefkoch2000 Wenn ich das noch richtig in Erinnerung habe, ist in dem HP8640 kein klassischer PLL VCO verbaut, sondern ein Topfkreis-Oszillators mit entsprechender Güte. Damit sind halt systembedingt ganz andere Werte für das Phasenrauschen zu erreichen, als bei einem konventionellen VCO wie er sonst bei HP oder R&S verbaut wird. Aber auch einen HP8657B oder R&S SMFP hat auf 10GHz oder 24GHz mit einem entsprechenden Vervielfacher immer noch ein sauberes Signal für Schmalbandanwendungen im Amateurfunk. Das Signal des SIG01 brambelt schon schon im Basisband, nach einem entsprechenden Vervielfacher ist das ein mehrer 100kHz breites Signal. @Ingo2011 Ich habe dir das Handbuch als PN geschickt, wie das Sweep-Kommando funktioniert, kann ich dir nicht verraten, aber Eisch zeigt auf den einschlägigen Messen einen PC-Wobbel-Messplatz mit seinem SIG01 und dem entsprechenden Powerdetektor, also scheint es eine Lösung zu geben.
Hi bazo, ich danke Dir ! Werde mir das morgen mal in Ruhe durchlesen. Gruß Ingo
Ingo DH1AAD schrieb: > hört sich so an, als wenn Du das Teil hättest. Gibt es da noch mehr > Infos > drüber ? Nun ja, ich hatte mir das Teil vor 2 oder 3 Jahren am Bodensee angesehen und mit dem Entwickler gesprochen. Zwischen ADF und Ausgang gibt es keinerlei Filter (wie auch..) und deshalb muß man eben berücksichtigen, daß der ADF in allen Frequenzen unterhalb von 2.2 GHz eben ein Rechtecksignal liefert. Ist zum Wobbeln eher recht unschön. Ja, ich weiß das aus eigener Erfahrung. Ich hatte mir nämlich auch mal sowas ausgedacht und den wahnwitzigen Versuch gestartet, dem Teil je nach Bereich mehrere Tiefpässe gönnen zu wollen. War halt ein Versuch und ist albern. Mit ner gewöhnlichen Leiterplatte (egal ob 2 oder mehr Lagen) kann man 'lumped' Filter im GHz Bereich als Ulk verbuchen. Ich hatte mir dann ne 2. Version gebaut: 2 ADF's und ein Mischer dazwischen. Das geht um einiges besser, wenngleich man mit solchen Spielzeugen nicht an kommerzielle Geräte heranreicht. Ich hatte dieses Projekt vor einiger Zeit hier schon mal jemandem gepostet, der sich aber anschließend als Nulpe geoutet hatte. Bei Interesse einfach mal in den letzten Quartalen suchen. W.S.
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.