4Bit Multiplikator aus 2 3Bit Zahlen

[tim_boc (Gast)]

Hallo,
im Studium haben wir seit kurzem die VHDL-Programmiersprache (auf 
Testboards mit Lattice Mach xo2) und die aufgabe lautet:

"Die 3 Bit-Zahlen A und B werden im Zweierkomplement dargestellt. A 
besteht aus den Bits A2-A0, B besteht aus den Bits B2-B0. Das Resultat 
der Multiplikation ist die 4 Bit-Zahl Z, die ebenfalls im 
Zweierkomplement dargestellt wird. Z besteht aus den Bits Z3-Z0. Im Fall 
einer
Bereichsüberschreitung wird bei einem positiven Resultat die maximal mit 
Z darstellbare positive Zahl angezeigt. Ist das Resultat bei einer 
Bereichsüberschreitung negativ, so wird die minimal
darstellbare negative Zahl angezeigt."

Nun habe ich folgendes Programm geschrieben:

library ieee;
use ieee.std_logic_1164.all;
use IEEE.std_logic_signed.all;
use ieee.numeric_std.all;

-- Multiplikation mit positiven und negativen Zahlen
entity lab2_3_mul is 
port(  A, B : in signed(2 DOWNTO 0);
Z : out signed(3 DOWNTO 0)  );
end lab2_3_mul;

architecture behavior of lab2_3_mul is
signal t: integer(-16 TO 9);  

begin
  
main: process(A, B)
begin

  t <= resize(A * B, 5);  -- Zwischenergebnis
  
  ueberlauf:  if (t > "00111") then  -- wenn groesser als 7
          Z <= "0111";    -- ergebnis = 7
        elsif (t < "11000") then   -- wenn kleiner als -8
          Z <= "1000";      -- ergebnis = -8
        else  
          Z <= resize(A * B, 4);  
        end if ueberlauf;
  
end process main;
end behavior;

Bei berechnungen ohne überlauf passt auch alles, nur leider bekomme ich 
die If-Bedingung mit dem zwischenergebnis t nicht hin. Habe zwar schon 
vieles durchsucht, aber alles bezieht sich Multiplikationen ohne 
Überlauf.
Vielleicht kann mir ja jemand einen einfachen tipp geben.

mfg
Tim

[Power Ingenieur (Gast)]

Warum rechnest Du nicht einfach das volle Ergebnis und limitierst den 
Überlauf weg?

Warum gibt es überhaupt einen Überlauf?
Wenn ich 3bitter multipliziere, komme ich auf einen 6 Bit Vektor.

-8 x -8 = 64

Mit welcher Begründung soll das nicht rauskommen dürfen?

[berndl (Gast)]

Power Ingenieur schrieb:
> Warum gibt es überhaupt einen Überlauf?
> Wenn ich 3bitter multipliziere, komme ich auf einen 6 Bit Vektor.
>
> -8 x -8 = 64
>
> Mit welcher Begründung soll das nicht rauskommen dürfen?

vlt. weil 3bit signed 'minimal' -4 sind? Und
-4 x -4 = +16
Macht also 5bit im Ergebnis...

@tim_boc: Warum um Himmels Willen verwendest du da als Ergebnis einen 
Integer? Nimm doch einfach einen signed (5:0) (wegen 2x3bit 
Eingangssignalen), schau nach ob du +16/-12 als Ober/Untergrenze 
verletzt und 'clippe' dann.

PS: Und was soll die IEEE.std_logic_signed in deinem Code?

[tim_boc (Gast)]

also die deklaration von "t" hab ich jetzt geändert in

signal t: signed(4 DOWNTO 0);

in der simulation funktioniert es leider noch nicht.
das prinzip der if abfrage möchte ich so beibehalten, was muss ich in 
den bedingungen ändern? und was bedeutet clippen?    (1. Semester)

mfg
Tim

[Power Ingenieur (Gast)]

berndl schrieb:
> Power Ingenieur schrieb:
>
>> Warum gibt es überhaupt einen Überlauf?
>
>> Wenn ich 3bitter multipliziere, komme ich auf einen 6 Bit Vektor.
>
>>
>
>> -8 x -8 = 64
>
>>
>
>> Mit welcher Begründung soll das nicht rauskommen dürfen?
>
>
>
> vlt. weil 3bit signed 'minimal' -4 sind? Und
>
> -4 x -4 = +16
>
> Macht also 5bit im Ergebnis...

ändert nichts am prinzipiellen Vorgehen

wenn ein "Überlauf" detektiert wird, reicht die Berechnung mit 3 Bit 
weil mehr Codes nicht vorkommen können. Sowas "kommplexes" baut man als 
Tabelle.

3x3
3x2
3x1
2x2
2x1
 und die inversen

[Rado (Gast)]

Hallo,

also dieselbe Aufgabe - dasselbe Problem....neue Ideen ?


mfg
Rado

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Rado schrieb:
> neue Ideen
Wozu brauch man da Ideen?
Das ist doch nur stupides Hinschreiben einer Berechnung:
1. Multiplikation
2. Bereichsprüfung und Sättigung
Und mit den richtigen Datentypen (integer) kümmert sich der Synthesizer 
um die nötigen Bitbreiten. Resultat: 5 Zeilen Code. 10, wenn man es 
umständlich schreibt...

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Hier mal ein Denkanstoß:

-- Multiplikation mit positiven und negativen Zahlen
library ieee;
use ieee.numeric_std.all;

entity lab2_3_mul is 
  port( A, B : in signed(2 DOWNTO 0);
           Z : out signed(3 DOWNTO 0)  );
end lab2_3_mul;

architecture behavior of lab2_3_mul is
  signal i: integer;  
begin
  i <= to_integer(A) * to_integer(B);   -- Zwischenergebnis
  Z <= to_signed(7,4)  when i>7  else   -- Sättigung auf +7
       to_signed(-8,4) when i<-8 else   -- Sättigung auf -8
       to_signed(i,4);                  -- Ergebnis = -8..7
end behavior;

[Weltbester FPGA-Pongo (Gast)]

Power Ingenieur schrieb:
> Warum gibt es überhaupt einen Überlauf?
Weil negative Zahlen den Bitvektor voll auslasten.

> Wenn ich 3bitter multipliziere, komme ich auf einen 6 Bit Vektor.
>
> -8 x -8 = 64

Nö, das wären 4 Bit Vektoren!

3 bit sind maximal -4 x -4 = 16, DAS ist der einzig mögliche Überlauf.

[Mw E. (Firma: fritzler-avr.de) (fritzler)]

Noch was ganz anderes:
Biste dir sicher, dass die interne MUltiplikation genutzt werden darf?
Die Aufgabe klingt für mich so als wolle der Aufgabensteller auch einen 
Booth Multiplizierer mit Radix 2 sehen (oder ne andere signed MUL 
IMplementation).

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Mw E. schrieb:
> Biste dir sicher, dass die interne MUltiplikation genutzt werden darf?
Wenn ich eine Aufgabe mit einem FPGA lösen soll, dann sollte ich dort 
auch alle die verfügbaren Komponenten verwenden dürfen. Oder wie könnte 
man sich sicher sein, dass man die FPGA-Taktverteilung verwenden darf?


tim_boc schrieb:
> die aufgabe lautet: ...
Oder andersrum: die gestellte Aufgabe wurde gelöst. Von einem "möglichst 
umständlich" war in der Aufgabenstellung nicht die Rede...

[Mw E. (Firma: fritzler-avr.de) (fritzler)]

@lkmiller
Bei uns in Computerarithmetik gabs sone ähnliche Aufgabe und da wars 
eben nicht erlaubt den internen Multiplizierer zu nutzen.
Es ging ja genau darum einen Multiplizierer zu schreiben, der auch 
saturieren sollte.
Finde aber den Code nicht mehr.