Hallo zusammen, in meinem aktuellen Projekt muss ich HighSpeed USB-Datenleitungen auf der Platine über kurze Strecken routen. Da ich bisher nur mit FullSpeed USB gearbeitet habe, würde mich über Feedback zu meiner bisherigen Lösung freuen. Wie im beigefügten Screenshot zu sehen werden die Datenleitungen von der USB-Buchse zunächst zu einem Charger Detector (MAX14578E) geführt. Dieser IC kann die Datenleitungen unterbrechen und dann checken, ob das Gerät mit einem dedizierten USB charging port verbunden ist. Ist der IC deaktiviert, soll er völlig transparent erscheinen (wenn ich den Datasheet des MAX14578E richtig interpretiere, dann ergeben sich beim "Durchreichen" allerdings zusätzliche Kapazitäten von 4.5pF an den Datenleitungen) Vom MAX14578E werden die Datenleitungen (TD+ / TD-) weiter zu einem MAX14502 geführt. Dabei handelt es sich um einen SD Card Reader IC mit HighSpeed USB interface. Mein Problem bei der Sache ist, dass der MAX14578 eine unglaublich dusselige Pinbelegung hat. Man kann also nicht auf direktem Weg zum USB Host oder einer USB-Buchse routen, nein, es ist auf jeden Fall eine "Kreuzung" der Datenleitungen (und damit verbundenem Layerwechsel) nötig. Bei der Buchse konnte ich das umgehen, indem die D+/D- Leitungen einen Umweg nehmen. Bei der Verbindung zwischen MAX14578 und MAX14502 sehe ich aber keine so elegante Möglichkeit und muss Vias verwenden. Ich habe beim Routing der differenziellen Leitungen auf möglichst gleiche Länge geachtet: D+/D- Leitungen: 0.69 mm Unterschied bei 28.6 mm Maximallänge TD+/TD- Leitungen: 1.81 mm Unterschied bei 20.9 mm Maximallänge Bei den TD+/TD- Leitungen habe ich die gleiche Anzahl Vias in beiden Signalleitungen verwendet. Bei der Platine handelt es sich um ein 4-Lagern Multilayer, 1.55 mm FR4. Stack: Signal1 - GND - Power - Signal2 Nun meine Fragen: - Was haltet Ihr von meinem Routing der Datenleitungen? Geht das besser? - Ist der verbleibende Längenunterschied kritisch? - sollten Masseflächen neben den Datenleitungen geführt werden? - sollten Knicke in den Datenleitungen abgerundet werden? - sind besondere Vorsichtsmaßnahmen bei den Vias nötig? - notfalls könnte ich den MAX14578 auf der Rückseite der Platine platzieren und damit ggf. kürzere / direktere Leiterbahnführung erreichen. Dann hätte ich aber in jeder der Datenleitungen Vias. Wäre das eine bessere Option? - wie checke ich, ob die Impedanz meiner Leitungen passt? Ich gehe möglicherweise etwas naiv an die Sache heran. Bitte seid nachsichtig... Danke & Gruß Daniel
Angehängte Dateien:
Hmmm. Hat noch niemand HighSpeed-USB verlegt? Fehlen noch Informationen? Oder sind meine Bedenken einfach völlig übertrieben?
Daniel P. schrieb: > Hmmm. Hat noch niemand HighSpeed-USB verlegt? Nun denn. Daniel P. schrieb: > - Was haltet Ihr von meinem Routing der Datenleitungen? Geht das besser? Beim überfliegen des DB vom MAX14578 fiel mir auf das daß CD Paar offensichtlich bereits ESD gesichert ist. Insofern sollte das TVS Array entbehrlich sein. Im EVK ist davon auch nichts zu sehen. Daniel P. schrieb: > - Ist der verbleibende Längenunterschied kritisch? Nein. Trotzdem könnte man die 1.81 mm Unterschied bei denn vorliegenden Platzverhältnissen noch ausgleichen. Daniel P. schrieb: > - wie checke ich, ob die Impedanz meiner Leitungen passt? Mit geeignter SW. Dazu brauchst Du allerdings die Angaben zum Lagenaufbau. Einfacher ist es dieses dem LP Hersteller zu überlassen. Das verteuert allerdings die Herstellung, meiner Erfahrung nach sogar empfindlich. Gruß Michael
:
Bearbeitet durch User
Hallo Michael, danke für Deine Hinweise! > Beim überfliegen des DB vom MAX14578 fiel mir auf das daß CD Paar > offensichtlich bereits ESD gesichert ist. Insofern sollte das TVS Array > entbehrlich sein. Im EVK ist davon auch nichts zu sehen. Okay, das stimmt allerdings. Damit könnte ich zumindest dort die Leiterbahnführung optimieren und noch einmal die zusätzliche Kapazität durch das Array reduzieren. >> - Ist der verbleibende Längenunterschied kritisch? > Nein. Trotzdem könnte man die 1.81 mm Unterschied bei denn vorliegenden > Platzverhältnissen noch ausgleichen. Das denke ich auch. Da mache ich mich noch einmal ran. > Daniel P. schrieb: >> - wie checke ich, ob die Impedanz meiner Leitungen passt? > Mit geeignter SW. Dazu brauchst Du allerdings die Angaben zum > Lagenaufbau. Einfacher ist es dieses dem LP Hersteller zu überlassen. > Das verteuert allerdings die Herstellung, meiner Erfahrung nach sogar > empfindlich. Okay, das ist für das aktuelle Projekt leider Overkill. Ich hatte schon mal nach Formeln geschaut, mit denen ich die Impedanz näherungsweise zu Fuß ausrechnen kann (bei www.polarinstruments.com gibt dazu z.B. ein pdf). Mir fehlt allerdings völlig das Gefühl dafür, wie stark sich die Faktoren wie Längenunterschiede bei D+/D-, Kapazität an den Leitungen oder halt die Impedanz auf die Signalqualität auswirkt. D.h., wenn ich bei meinem Design jetzt nur darauf achte, dass die Datenleitungen möglichst kurz und exakt gleich lang sind, aber die Impedanzkontrolle vernachlässige, wie sind die Aussichten, dass HighSpeed USB hier funktioniert? Gruß Daniel
Hallo, kurze Frage: Wie hast du die Pinnummern auf die Pads bekommen?
Mirco Controller schrieb: > Hallo, > > kurze Frage: Wie hast du die Pinnummern auf die Pads bekommen? Eagle (6.4.0) -> Optionen -> Einstellungen... -> Verschiedenes und dort Häkchen setzen bei "Pad-Namen anzeigen" ;-)
@ Daniel P. (ppowers) >Mir fehlt allerdings völlig das Gefühl dafür, wie stark sich die >Faktoren wie Längenunterschiede bei D+/D-, Kapazität an den Leitungen >oder halt die Impedanz auf die Signalqualität auswirkt. Längenunterschiede von nicht mal 2mm kann man in den Skat drücken (auch wenn jetzt gleich wieder andere Leute schreien ;-) Einfach mal überschlagen. High Speed USB arbeitet mit 480 Mbit/s, macht 2,08ns/Bit. Die Anstiegszeit liegt vielleicht bei knapp unter 1ns. Auf FR4 legen Signale ca. 200mm/ns zurück (siehe Wellenwiderstand, sprich deine 2mm Differenz entsprechen ~10ps bzw. 1% deiner Anstiegszeit. Das geht im Rauschen unter. >bei meinem Design jetzt nur darauf achte, dass die Datenleitungen >möglichst kurz und exakt gleich lang sind, aber die Impedanzkontrolle >vernachlässige, Hast du die Prioritäten falsch gesetzt ;-) Anders herum passt das eher. Die Impedanz ist wichtiger als der Längenabgleich. Parasitäre Kapazitäten liegen irgendwi in der Mitte der Skala. Ich vermisse eine Massefläche. Ist die nur ausgeblendet oder gar nicht vorhanden? Warum gehst du nicht direkt nach unten mit den USB-Leitungen? Damit du nicht kreuzen musst? Würde ich nicht machen.
Daniel P. schrieb: > Eagle (6.4.0) -> Optionen -> Einstellungen... -> Verschiedenes > und dort Häkchen setzen bei "Pad-Namen anzeigen" ;-) Super Danke!
Falk Brunner schrieb: > High Speed USB arbeitet mit 480 Mbit/s, macht 2,08ns/Bit. Die > Anstiegszeit liegt vielleicht bei knapp unter 1ns. > Auf FR4 legen Signale ca. 200mm/ns zurück (siehe Wellenwiderstand, > sprich deine 2mm Differenz entsprechen ~10ps bzw. 1% deiner > Anstiegszeit. Das geht im Rauschen unter. Danke für die ausführliche Erklärung! > Hast du die Prioritäten falsch gesetzt ;-) > Anders herum passt das eher. Die Impedanz ist wichtiger als der > Längenabgleich. Parasitäre Kapazitäten liegen irgendwi in der Mitte der > Skala. Schade, denn Längenunterschiede zu korrigieren traue ich mir schon eher zu, als mich mit der Esotherik von Impedanzen herumzuschlagen :-) > Ich vermisse eine Massefläche. Ist die nur ausgeblendet oder gar nicht > vorhanden? Die gesamte erste Innenlage ist eine einheitliche Massefläche. Die habe ich momentan nur ausgeblendet. > Warum gehst du nicht direkt nach unten mit den USB-Leitungen? > Damit du nicht kreuzen musst? Würde ich nicht machen. Pardon, da kann ich Dir nicht ganz folgen. Sprichst Du von den Leitungen zur USB Buchse? Dieses "von-hinten-durch-die-Brust"-Routing habe ich im EV-Kit von diesem MAX14578 so gesehen und daraus geschlossen, längere Leitungen sind kurzen Leitungen mit Vias vorzuziehen. Okay, also wenn ich jetzt mal zusammenfasse sieht es so aus: - Fehlende Impedanzanpassung der Datenleitung ist scheinbar grundsätzlich schon böse - Da ich aber keine Möglichkeit habe, die Impedanz numerisch zu bestimmen bleibt mir nur "Versuch macht kluch"... im Notfall kann ich den MAX14502 immer noch per Software auf FullSpeed "kastrieren"... Gruß Daniel
Daniel P. schrieb: > Okay, das ist für das aktuelle Projekt leider Overkill. Ich hatte schon > mal nach Formeln geschaut, mit denen ich die Impedanz näherungsweise zu > Fuß ausrechnen kann (bei www.polarinstruments.com gibt dazu z.B. ein > pdf). Das nutzt allerdings nichts wenn Du den Lagenaufbau (also insbesondere den Abstand Plane zu Signal) nicht kennst. Daniel P. schrieb: > D.h., wenn ich > bei meinem Design jetzt nur darauf achte, dass die Datenleitungen > möglichst kurz und exakt gleich lang sind, aber die Impedanzkontrolle > vernachlässige, wie sind die Aussichten, dass HighSpeed USB hier > funktioniert? In jedem Fall besser als wenn dies ignoriert wird. Mein Gesamttipp wäre: 1. TVS Array entfernen, dementsprechend erheblich kürzere Leitungen auf der CD Seite. 2. Nun etwas mehr Aufwand: Den MAX14502 um 90° gegen die Uhr drehen, dann soweit wie möglich nach links schieben, hierdurch wird das TD Paar in der Länge minimiert. 3. Beim CD wie beim TD Paar Längenunterschied <1mm anstreben. Besser schadet natürlich nicht. 4. Darauf achten das die Länge der am meisten fehlangepassten Leitungen, nämlich das TD Paar auf der blauen(4) Lage so kurz wie möglich ausfällt. Oder anders herum, rücke die entsprechenden Vias so nah wie möglich aneinander. 5. Zur weiteren Verbesserung der Impedanz sollten noch die VCC und GND Plane HF mässig durch 10nF Kondensatoren (in der nähe der Vias von TD) gekoppelt werden. Alternativ dazu wäre noch die Möglichkeit im Gebiet der TD Leitungen in der VCC Plane ein GND Feld einzurichten. 6. Jetzt noch ein Praxistipp: Wenn es aus Kostengründen nicht möglich ist Impedanzkontroliert zu bestellen, dann rechne selber nach und ersetze die Unbekannte des Lagenabstandes mit 0.2mm. Das ist keine Gewähr für Genauigkeit aber ein Wert der bei 4 Layer mit 1.55mm recht häufig anzutreffen ist. Gruß Michael
Michael K. schrieb: > dann rechne selber nach und > ersetze die Unbekannte des Lagenabstandes mit 0.2mm. Das ist nur die drittbeste Lösung. Die beiden anderen: a Den Hersteller nach dem (seinem) Standard-Lagenaufbau fragen. b Den Lagenaufbau selbst spezifizieren - hat nur Sinn, wenn man mit a nicht zurechtkommt UND weiss was man da tut. Natürlich, wenn man nach a handelt und dann den Hersteller wechselt, weil ein anderer billiger ist, kann das recht teuer werden... Zu den 0,2 mm: es gibt Hersteller, die machen standardmässig alle Zwischenlagen etwa gleich, dann ergibt sich 1,5 mm / 3 = 0,5 mm und damit völlig andere Impedanzen. Gruss Reinhard
Daniel P. schrieb: > Da ich aber keine Möglichkeit habe, die Impedanz numerisch zu > bestimmen bleibt mir nur "Versuch macht kluch"... im Notfall kann ich > den MAX14502 immer noch per Software auf FullSpeed "kastrieren"... Die Möglichkeit besteht im Nachfragen... Also: Abstand Plane zu Signal: 200um (siehe Beitrag zuvor) Kupfer Aussen und Innenlage: 35um Lötstoplack: 20um Dann gilt bei ZDiff=90r, USB Leiterbreite= 225um, Abstand=150um Pferdefuss bei dieser Rechnung ist und bleibt die Annahme der 200um Abstand. Hier ist abzuwägen zwischen preisgünstiger LP und Funktionssicherheit. Da aber die Leitungslängen doch eher kurz sind und wie vorigem Beitrag beschrieben noch erheblich verkürzt werden können, würde ich ich das Ganze mit Optimismus sehen. Gruß Michael
Michael K. schrieb: > Das nutzt allerdings nichts wenn Du den Lagenaufbau (also insbesondere > den Abstand Plane zu Signal) nicht kennst. Hmm. Ich wollte die Platine bei WEdirekt machen lassen. Informationen über den tatsächlichen Lagenaufbau finde ich dort aber nicht. Also bekommt man vermutlich das, was grade im Pool ansteht... Ich werde dort aber mal nachfragen. > Mein Gesamttipp wäre: > 1. TVS Array entfernen, dementsprechend erheblich kürzere Leitungen auf > der CD Seite. einverstanden. > 2. Nun etwas mehr Aufwand: Den MAX14502 um 90° gegen die Uhr drehen, > dann soweit wie möglich nach links schieben, hierdurch wird das TD Paar > in der Länge minimiert. Das klappt leider nicht. Damit wird die Leiterbahnführung für alle anderen Signale mies... > 3. Beim CD wie beim TD Paar Längenunterschied <1mm anstreben. Besser > schadet natürlich nicht. kein Problem, denke ich. > 4. Darauf achten das die Länge der am meisten fehlangepassten Leitungen, > nämlich das TD Paar auf der blauen(4) Lage so kurz wie möglich ausfällt. > Oder anders herum, rücke die entsprechenden Vias so nah wie möglich > aneinander. gute Idee, setze ich um! > 5. Zur weiteren Verbesserung der Impedanz sollten noch die VCC und GND > Plane HF mässig durch 10nF Kondensatoren (in der nähe der Vias von TD) > gekoppelt werden. Alternativ dazu wäre noch die Möglichkeit im Gebiet > der TD Leitungen in der VCC Plane ein GND Feld einzurichten. auch das lässt sich sicherlich machen. Reinhard Kern schrieb: > Michael K. schrieb: >> dann rechne selber nach und >> ersetze die Unbekannte des Lagenabstandes mit 0.2mm. > > Das ist nur die drittbeste Lösung. Die beiden anderen: > > a Den Hersteller nach dem (seinem) Standard-Lagenaufbau fragen. Werde ich tun. > b Den Lagenaufbau selbst spezifizieren - hat nur Sinn, wenn man mit a > nicht zurechtkommt UND weiss was man da tut. Das mache ich also besser nicht :-) Danke Euch schon mal für die guten Hinweise und Vorschläge! Werde versuchen alles Umzusetzen! Gruß Daniel
Michael K. schrieb: > Abstand Plane zu Signal: 200um (siehe Beitrag zuvor) > Kupfer Aussen und Innenlage: 35um > Lötstoplack: 20um > > Dann gilt bei ZDiff=90r, > USB Leiterbreite= 225um, Abstand=150um > Ich werde versuchen diese Berechnung durchzuführen, sobald ich belastbare Daten habe. > Da aber die Leitungslängen doch eher kurz sind und wie vorigem Beitrag > beschrieben noch erheblich verkürzt werden können, würde ich ich das > Ganze mit Optimismus sehen. Das klingt gut :-) Gruß Daniel
Reinhard Kern schrieb: > a Den Hersteller nach dem (seinem) Standard-Lagenaufbau fragen. Ist eine Möglichkeit, nach meiner Erfahrung ist die Auskunft die das es hier keine aurechende Auskunft gibt. Einige Hersteller geben auf ihren Websites zwar 'Standardaufbauten' an, weissen aber auch gleichzeitig darauf hin das dies ohne jede Gewähr ist. Reinhard Kern schrieb: > b Den Lagenaufbau selbst spezifizieren - hat nur Sinn, wenn man mit a > nicht zurechtkommt UND weiss was man da tut. Dann sind wir wieder bei der Impedanzkontrollierten Fertigung mit entsprechenden Kosten. Reinhard Kern schrieb: > Zu den 0,2 mm: es gibt Hersteller, die machen standardmässig alle > Zwischenlagen etwa gleich, dann ergibt sich 1,5 mm / 3 = 0,5 mm und > damit völlig andere Impedanzen. Mag sein das dies so ist, meine Erfahrung zeigt aber das es üblicher ist den Kern zwischen Layer 2 und 3 so groß als möglich auszuführen. Gruß Michael
Angehängte Dateien:
Guten Morgen, ich habe eine Antwort von WE-direkt bezüglich Lagenaufbau erhalten: > Bei den Aufbauten ist folgendes zu beachten: > Zum angehängten Standard abweichende Lagenaufbauten können über WEdirekt > leider nicht abgebildet werden. Da wir poolen, sind wir auf diesen > Standard angewiesen. D.h. viele verschiedene LP- Bestellungen laufen > gemeinsam auf einem Fertigungszuschnitt. > Oftmals produzieren wir hierbei auch kleinerlagige Platinen auf > höherlagigen mit, indem Blindlagen erstellt werden. Z.B. könnte eine > 4lagige LP auf einer 6lagigen mitlaufen, hier würde sich dann der Aufbau > entsprechend der 6lagigen LP richten. > Sollten Sie den Aufbau einmal so benötigen wie er im Anhang abgebildet > ist, so geben Sie uns bitte nach der Bestellung kurz Bescheid, dann > können wir einen entsprechenden Hinweis im Auftrag hinterlegen. > Bitte beachten Sie jedoch, dass hier ein Aufpreis von pauschal 30,00 > Euro berechnet werden muss, da wir hier in unseren Standardablauf > eingreifen müssen. Wenn ich den Aufpreis investiere, dann kann ich also sicher von 288 µm Lagenabstand ausgehen. Ich habe die Rechnung mal mit dem Online-Tool von EEweb.com durchgeführt (http://www.eeweb.com/toolbox/edge-coupled-microstrip-impedance). Ergebnis im Anhang. Leiterbahnbreite von 20 mil bei 8 mil Abstand ist natürlich schon mächtig (um nicht zu sagen: völlig inakzeptabel für mein Layout...). Allerdings berücksichtigt dieses Tool keinen Lötstopplack. Beeinflusst dieser das Ergebnis noch einmal relevant? Ich komme mit dem Tool z.B. auch nicht auf Deine Werte @Michael K. Was schlagt Ihr vor? Gruß & Dank Daniel
Angehängte Dateien:
Hallo, ich habe das Routing mal für ein 1.0mm 4lagiges Multilayer neu gemacht. Da ist die Platine natürlich etwas teurer, aber bei einem Lagenabstand von 123 µm ergeben sich für die USB-Datenleitungen sinnvolle Werte (siehe Anhang). Was haltet Ihr von dem Routing (speziell zwischen den beiden ICs) nun? Ich habe versucht, den unangepassten Abschnitt auf dem Bottom-Layer entsprechend der Empfehlungen so kurz wie möglich zu halten. Die Funktion zum Routen von Differential Pairs im aktuellen Eagle ist da echt eine Hilfe. Die Kopplung der VCC / GND Planes in der Nähe der Vias durch 10nF Kondensatoren - wie von Michael vorgeschlagen - werde ich auch noch einbauen. Bei der Suche nach Literatur bin ich übrigens auf ganz hervorrangende Appnotes von SMSC / Microchip gestoßen. (z.B. http://ww1.microchip.com/downloads/en/AppNotes/AN%2026.2%20Rev.%202.0%20(07-17-13).pdf) Schön bunt und mit vielen Beispielbildern, genau das Richtige für jemanden wie mich, der in die USB-HighSpeed-Esotherik einsteigen möchte :-) Gruß Daniel
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.