Verständnisfrage zu "process"

[Samuel J. (capstrovor)]

Hallo!

Ich habe mir jetzt einiges zu VHDL angesehen und durchgelesen, komme 
aber immer noch nicht ganz damit zurecht.

Es heißt ja, dass bei einem

process

 alle Ausgänge erst geupdatet werden, wenn der ganze process durchlaufen 
ist. Aber wie kann das sein, wenn alles im FPGA als Logik realisiert 
wird?

Kleines Beispiel:

...
port
(
   a: in std_logic_vector(2 downto 0);
   b: in std_logic_vector(2 downto 0);
   q: out std_logic_vector(2 downto 0)
);
...
process
begin
   for i in 2 downto 0 loop
      q(i) = a(i) XOR b(i);
   end loop;
end process;
...

Jetzt müsste doch vom Synthesewerkzeug eine Schaltung entworfen werden, 
die einfach alle Bits von a und b einzeln ver-xort-t, oder? Dann würde 
sich aber jedes einzelne Ausgangsbit ändert, sobald sich an einem von 
den beiden Eingangsbits was ändert oder?

[Christian R. (supachris)]

Das werden hier einfach 3 XOR Gatter, das ist richtig. Aber bei dem was 
du meinst gehts eher um Zwischenergebnisse, wenn du jetzt eine 
komplizierte Berechnung auf mehrere Zeilen aufteilst um es 
übersichtlicher zu beschreiben. Dann zählt nur das was am Ende steht.

[Samuel J. (capstrovor)]

Noch eine Frage:

entity register1bit is
port
(
  inp0: in std_logic;
  load: in std_logic;
  clk: in std_logic;
  clr: in std_logic;
  q0: out std_logic
);
end register1bit;

architecture register1bit_arch of register1bit is
signal D, q: std_logic;
begin
  D <= (q AND (not load)) OR (inp0 AND load);
  process(load)
  begin
    if clr = '0' then
      q <= '0';
      else if clk'event AND clk = '1' then
        q <= D;
      end if;
    end if;
  end process;
  q0 <= q;
end register1bit_arch;

Das ist ein 1 Bit breites Register.

Wieso wird D vor dem process definiert? Könnte man das auch im process 
machen, und macht es nicht, weil es dann bis zum Ende des processes 
dauert, bis D geupdatet wird?

[Samuel J. (capstrovor)]

OK danke Christian!

Das bedeutet, dass sich der Ausgang, der in einem process berechnet 
wird, sich noch ändern KANN? Also dass man erst am Ende des process den 
100% richtigen Wert hat..

[Christian R. (supachris)]

Signale müssen nun mal außerhalb von Prozessen deklariert werden und 
zwar genau in der architecture, weil sie wie architecture vermuten 
lässt, das Grundgerüst darstellen, das sijnd nämlich einfach Drähte. Du 
musst bei VHDL in Hardware denken, du beschreibst damit eine Berdrahtung 
von Grundelementen. Sicher gibts es viele Schreibweisen die an 
Programmiersprachen erinnern und einiges einfacher machen, aber am Ende 
kommt eine Schaltung heraus. So ein kombinatorischer Prozess wie im 
ersten Beispiel ist einfach nur ein Stück Logik der in LUTs des FPGA 
gemapt wird. So ein sequenzieller Prozess wie im zweiten Beispiel sind 
speichernde Elemente, die FlipFlops hinter den LUTs. Da passiert immer 
nur was an den Flanken, davor müssen alle kombinatorischen Verknüpfungen 
durchlaufen sein. Die Tools sagen dir, ob der Takt zu schnell ist. Dein 
asynchroner Reset oben wirkt natürlich sofort, er steht ja außerhalb des 
vom Takt gesteuerten Blocks. Im Übrigen ist die Sensitivitätsliste des 
Prozesses falsch, denn da muss clr und der Clock rein.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Samuel J. schrieb:
> Das bedeutet, dass sich der Ausgang, der in einem process berechnet
> wird, sich noch ändern KANN? Also dass man erst am Ende des process den
> 100% richtigen Wert hat..
Nur der Simulator "berechnet" da wirklich was. Und er berechnet den Wert 
ohne die Zeit hochzuzählen.
In der realen Hardware geht das nicht in der Zeit 0, daher glitcht das 
Ergebnis des Prozesses eine zeitlang, und nach ein paar ns ist Ruhe und 
das Ergebnis steht fest.

[Samuel J. (capstrovor)]

Ok ich verstehe. Danke! :)