www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Was macht der Startup CLK?


Autor: Michael (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Hi @ all

Ich benutze das Tool "Altium Protel DXP 2004" um mein VHDL-Projekt zu
erstellen. Das Routing wird durch das Tool Xilinx 7.1 erledigt. Wenn ich
dann IMPACT benutze, um das File in den FPGA zu laden, dann bekomme ich
die Fehlermeldung wie im Anhang dargestellt.

Jetzt habe ich schon gelesen, das ich in den Optionen bei ISE 7.1 den
CCLK durch JTAG-Clock ersetzen muss, jedoch kann ich dies nicht machen,
da diese Funktion an ein Projekt gebunden ist. Das Tool "Altium Protel
DXP 2004" führt das Routingtool selbstständig aus, ohne ISE Navigation
zu öffnen, somit habe ich nicht die Möglichkeit diese Einstellungen
vorzunehmen.

1)Was kann ich machen, damit diese Warnung nicht mehr vorkommt?
2)Wozu ist eigentlich der Startup-CLK notwendig?

Der Download funktioniert zwar, aber diese Fehlermeldung möchte ich
nicht außer acht lassen

Grüsse

Michael

Autor: F01Qx (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Die Startup-CLK wird benötigt, um die Konfiguration in das FPGA zu laden
(Takt für synchrone Übertragung der Konfigurationsdaten, siehe
Datasheet).
Wenn du das FPGA direkt über JTAG programmierst, ist die Startup-CLK
der JTAG-Takt, wenn die Konfiguration in einem externen
Programmspeicher (z.B. XCF02S) gespeichert ist, ist CCLK der
Startup-Takt.
Mit der Warnung sagt dir IMPACT nur, dass es die Startup-CLK so
geändert hat, dass alles funktioniert, deshalb kannst du die Meldung
ignorieren.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.