Integer in Logigwert umsetzen?

[peter (Gast)]

Wie kann ich bitte dieses setzen counterx ="0000000001";
wenn es : signal Addr : integer range 0 to 800 :=800; ist

counterxmax <= "1" when counterx ="0000000001";

Danke.
Gruss

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Welche Datentypen haben die ganzen angesprochenen Signale? Und was ist 
was und wird wofür verwendet?

[peter (Gast)]

Hallo... das sind die Signale:

signal counterxmax : std_logic_vector (0 downto 0);
signal counterx : std_logic_vector (9 downto 0);
signal Addr : integer range 0 to 800 :=800;


counterxmax <= "1" when counterx =...addr...

Danke.Gruss

[Gustl B. (-gb-)]

Wenn du jetzt noch schreibst was du machen willst dann können wir dir 
helfen. Du kannst da sehr viele Bedingungen formulieren aber je nach 
Anwendungsfall sind einige sinnlos. Also was soll das Ergebnis sein?

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

peter schrieb:
> signal counterxmax : std_logic_vector (0 downto 0);
Warum nimmst du da nicht einem einfachen std_logic?

Und wo ist jetzt nochmal das Problem?

[peter (Gast)]

Weil ich später die bestimmten Bits wieder rausholen muss.

Quäle mich damit ab, unten das Verilog umzusetzen in Vhdl.
Für mich ist das Umsetzen ein Horror..., diese ganzen Umwandlungen.
Vielleicht ist das für Euch eine Leichtigkeit...?

Danke.
Gruss

module vga_text(
 input  clock,      
 output hsync,
 output vsync,
 output reg [3:0] red,
 output reg [3:0] green,
 output reg [3:0] blue
);

wire clk;
wire [7:0] char;
wire [7:0] dat;
wire [9:0] charLin;

wire CounterXmaxed;
wire CounterYmaxed;
wire h_enable;
wire v_enable;
wire vid_enable;

reg [16:0] qc;
reg  Pixel;
reg [9:0]  CounterX; // 10 Bit, range 0..799
reg [9:0]  CounterY; //  10 Bit, range 0..524
reg [11:0] Basis;    // Adr. Zeilenanfang
reg [6:0]  Offs;     // Pos. in Zeile 
reg [11:0] ZPos;     // effektive Zeichenpos. in BWS  

assign CounterXmaxed = (CounterX==800);
assign CounterYmaxed = (CounterY==525);
 
always @(posedge clock)
begin
  qc <= qc + 1;
end
// 50Mhz  2^1 = 25MHz
assign clk = qc[0];

always @(posedge clk) begin 
// Zählen in horizontaler Richtung
  if(CounterXmaxed)
    CounterX <= 0;
  else begin 
    CounterX <= CounterX + 1;
    if (dat & (1 << CounterX[2:0])) 
      Pixel <= 1;
    else 
      Pixel <= 0;
  end

// Zählen in vertikaler Richtung
  if(CounterXmaxed) begin 
    if (CounterYmaxed) CounterY <= 0;
  else CounterY <= CounterY + 1;
  end

  if (CounterX[2:0] == 0) begin
    if (CounterX == 0 && CounterY == 0) Basis <= 0;
    else if (CounterX == 0 && CounterY[3:0]==0) Basis <= Basis + 80;
  end
  
  Offs <= CounterX[9:3];
  ZPos <= Basis + Offs;
end

always @(posedge clk)
begin
  if (vid_enable==1 && Pixel == 1)
    begin
      red = 4'b1111;
      blue = 4'b1111;
      green = 4'b1111;
    end 
    else
    begin
      red = 4'b0000;
      blue = 4'b1111;
      green = 4'b0000;
    end 
end

assign hsync = (CounterX < 655) || (CounterX > 751);
assign vsync = (CounterY < 489) || (CounterY > 491);  

assign charLin = {char,CounterY[3:1]};  // Zeiger fuer Zeichensatz

// Filter für video enable ableiten
assign h_enable = (CounterX > 4 && CounterX < 640);
assign v_enable = (CounterY < 480);
assign vid_enable = h_enable && v_enable;

endmodule

[-gb- (Gast)]

Ich kann dir da auch nicht helfen weil du zwar code postest, aber nicht 
beschreibst was wie seien oder funktionieren soll. Wie wäre es wenn du 
in ruhe VHDL lernst, das kostet etwas Zeit, aber dann kannst du deine 
Probleme auch selber Lösen, also ohne verilog anderer ohne eigenes 
Verständnis zu übersetzen.

[peter (Gast)]

------------------------------------------
Ich kann dir da auch nicht helfen weil du zwar code postest, aber nicht
beschreibst was wie seien oder funktionieren soll. Wie wäre es wenn du
in ruhe VHDL lernst, das kostet etwas Zeit, aber dann kannst du deine
Probleme auch selber Lösen, also ohne verilog anderer ohne eigenes
Verständnis zu übersetzen.
------------------------------------------

Daran hat man sich schon die Zähne ausgebissen an dieser Textausgabe in 
VGA mit VHDL. Darum wollte ich es umsetzen. Aber diese Umwandlungen von 
int nach vec und wieder zurück usw ist eine Zumutung , so etwas kann man 
nicht in kurzer Zeit lernen. Ich bin kein Student mehr der das aus dem 
Hämdsärmeln schüttelt mit 65 Jahren, darum frage ich hier.

Danke.
Gruss

[peter (Gast)]

Ps: Dieser Thread kann geschlossen werden bitte vom Mod.

Danke
Gruss

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

peter schrieb:
> reg [9:0]  CounterX; // 10 Bit, range 0..799
> ...
> assign CounterXmaxed = (CounterX==800);
Bei Verilog bekommst du die Umwandlung eines Vektors in eine Zahl 
(Vorzeichenlos oder Zweierkomplement?) ohne explizite Konvertierungen. 
Bei VHDL nimmst du am leichtesten einen Integer als Zähler und dann 
kannst du ebenfalls einfach mit klar leserlichen Integerzahlen 
hantieren.

peter schrieb:
> assign CounterXmaxed = (CounterX==800);
> ...
>   if(CounterXmaxed)
Das könntest du sicher auch in einer Zeile so schreiben:
  if(CounterX==800)

Und damit ist die Umsetzung in VHDL ein Leichtes. Wobei auch ich nicht 
verstehe, warum du mit Verilog UND VHDL rumhampelst. Mir reicht eine 
einzige Beschreibungssprache locker aus. Schreiben und Denken tue 
ich in VHDL, und Lesen und grob Verstehen kann ich Verilog auch...

peter schrieb:
> Daran hat man sich schon die Zähne ausgebissen an dieser Textausgabe in
> VGA mit VHDL. Darum wollte ich es umsetzen.
Ich noch nicht. Aber evtl. haben wir einen strengen Winter und ich ein 
paar Abende Zeit...
> Aber diese Umwandlungen von int nach vec und wieder zurück usw ist
> eine Zumutung , so etwas kann man nicht in kurzer Zeit lernen.
Das muss man eben einfach Üben. Und es gibt nur 4 
Konvertierungsfunktionen in der numeric_std. Da wird das ganz einfach:
http://www.lothar-miller.de/s9y/categories/16-Numeric_Std

peter schrieb:
> Ps: Dieser Thread kann geschlossen werden bitte vom Mod.
Peter, ein "Schließen" von Threads gibt es hier nicht. Geschlossen 
werden Threads nur, wenn Beleidigungen, Pöbeleien und Flamewares 
losgehen.

[abc123 (Gast)]

hier noch eine PDF wo die Umwandlungen von numeric_std und 
std_logic_arith verglichen werden. Mir hat diese PDF die Augen geöffnet, 
warum die numeric_std lib wirklich so gut ist! Ganz klare Regeln wie und 
weshalb man wie konvertieren und benutzen muss ;-)

http://www.synthworks.com/papers/vhdl_math_tricks_mapld_2003.pdf