Für meine Basteleien mit ollen russischen PDP11-compatiblen CPUs brauche ich ein paar ICs die so gut wie nicht mehr zu bekommen sind, z.B: DEC DC003, das ist eine Interruptlogik für Peripherie aus dem DEC Chipkit (http://www.tiffe.de/Robotron/Bausteinuebersicht/chipkit-users-manual.pdf). Da der Inhalt dokumentiert ist und es naheliegend ist die Hardware in programmierbaren Bausteinen unter zu bringen spiele ich mit solchen Sachen halt herum. Benötigt wird 5V kompatible Logik weshalb modernes Zeuch ausscheidet. Selbst 5V kompatible CPLDs werden heute recht teuer gehandelt.. Ich weiß das ich mit in ein halbwegs modernes FPGA eine ganze PDP11 rein bekomme, aber das will ich wirklich nicht. Ich habe letztens hier aus dem Markt Forum von Loris einige kleine alte EPLDs, ja die UV-löschbaren mit Glasfenster, geschenkt bekommen und ich sollte die Dinger eigentlich auch mit meinem ALL07 programmieren können. Die MAXPlus II Software gab es bei Altera noch auf dem FTP Server und eine Lizenz habe ich von Altera auch bekommen. (Ich habe ein Quartus II aber das unterstützt die Dinger nicht mehr). VHDL oder Verilog gibts da noch nicht (kann ich auch noch nicht), Schematic Entry ist angesagt, Ich habe nun die Schaltung erfaßt, die EPLDs enthalten 16 (EP600 oder 24 (EP610) Makrozellen und sind damit etwas komplexer als ein GAL. Ich bin aber auf ein Problem gestoßen, der Compiler sagt das geht nicht auf der Altera Classic Line, da die enthaltenen Macrozellen keinen SET Eingang am D-FF unterstützen, meine Mimik aber diese braucht. Hier zeigt das PDF auf Seite 5 von 9 wie sich die FF in den Macrozellen konfigurieren lassen: http://www.tiffe.de/Robotron/Bausteinuebersicht/EP610.pdf Hat hier Jemand eine Idee wie ich das schaltungsmäßig ggf. umschiffen kann damit ich die Schaltung von Seite 10 (von 100) aus dem Chipkit Manual oben vielleicht doch noch da rein bekomme? (Bitte mal gucken, ist das wirklich ein OR Gatter mit 2 negierten Eingängen da drin? Was soll das wenn unmittelbar daneben ein NAND ist..?) Ein EPM3032 im PLCC Gehäuse sieht einfach doof neben so einem modernen Prozessor aus... Gruß, Holm
Wie wäre es 2 S/R FlipFlops zu verwenden und daraus ein D-FlipFlop zu machen. Dann sollte es möglich sein auf D also auch auf die einzelnen S und R Eingänge zu verwenden
Lt TI Datenblatt zum 7474 sieht die Ersatzschaltung wie der erste Anhang aus. Ich habe das aufgedröselt und mir dabei gedacht das ein Solches D-FF mit D Eingang am Masse equivalent zur Schaltung im 2. Bild sein müßte.. Hat da Jemand Einwände? BTW: Ich habe es gheschafft im Editor der MAX+puls II Software einen Block so weit nach rechts zu schieben, das einige Output Ports und kurze Leitungsstücke rechts neben dem Worksheet gelandet sind. Die Output Ports habe ich selektieren und löschen (und dann wieder einfügen) können, in dem ich sie mit dem Selection Tool im Utility Menue selektiert und dann mit entf gelöscht habe, wie kriege ich die Drahtstücke da weg? Der Compiler meckert nicht, aber seltsam ist das schon... Ich lasse das Programm in einer VM mit Windows XP unter FreeBSD laufen.. Gruß, Holm
Rate mal warum es Ersatzschaltbild heisst. Solch ein Latch-Zirkus ist in einem PLD keine Gute Idee, speziell dann wenn das mit anderer Logik verknuepft wird. Um ein halbwegs reproduzierbares Resultat zu erhalten, muesstest du das eh mit WYSIWYG kompillieren. Tip 1: Im MAX+plusII gibts hunderte von den 74er als Makros. Tip 2: Anstelle von dem legacy Kram die parametrierbaren LPM Makros verwenden. Tip 3: Nimm ein CPLD wie z.B. den EPM7032AELC44. Gibts fuer weniger als Drei Euro. Der ist ISP und du kannst ein aelteres Quartus II zum Schaltungs Design nehmen. Cheers, Roger
Angehängte Dateien:
-
LMC-conf.gif
55 KB
Roger Steiner schrieb: > Rate mal warum es Ersatzschaltbild heisst. > > Solch ein Latch-Zirkus ist in einem PLD keine Gute Idee, > speziell dann wenn das mit anderer Logik verknuepft wird. > Um ein halbwegs reproduzierbares Resultat zu erhalten, muesstest du das > eh mit WYSIWYG kompillieren. > > Tip 1: Im MAX+plusII gibts hunderte von den 74er als Makros. Die hatte ich vorher drin, worauf hin mich der Compiler anspuckte das das mit der Classic Familie nicht möglich ist, weil die Macrozellenstruktur das so nicht unterstützt. Hatte ich das nicht schon geschrieben..? Was ist "andere Logik?" Was meinst Du mit "mit WYSIWYG kompillieren"? > > Tip 2: Anstelle von dem legacy Kram die parametrierbaren LPM Makros > verwenden. Was ist ein LPM Macro? Erkläre mal bitte und auch was ich da machen könnte um an das FF in der MC nachträglich einen Preset Eingang ran zu fummeln. Schaue Dir bitte das angehängte Bild an. Die Software MAX+plus II kenne ich schon seit gestern.. > > Tip 3: Nimm ein CPLD wie z.B. den EPM7032AELC44. > Gibts fuer weniger als Drei Euro. > Der ist ISP und du kannst ein aelteres Quartus II zum Schaltungs Design > nehmen. > > > Cheers, Roger Das ist jetzt aber wirklich ne tolle Idee, ich zitiere mich mal selbst: "Ein EPM3032 im PLCC Gehäuse sieht einfach doof neben so einem modernen Prozessor aus." Du empfiehlst also was ich ausdrücklich nicht wollte. ISP hat keine Vorteile und ich will ausdrücklich mit dem alten Kram basteln der hier herumliegt. Meinst Du die hätten damals (Tm) so lange gewartet bis ein MAX[37]000A verfügbar war um das zu implementieren? Gruß, Holm
Angehängte Dateien:
-
LPM-error.gif
12 KB
Ich habe mir indessen die LPM Geschichte angesehen, wie ich es vermutet hatte ändert das Nichts, siehe Bild. (dem ersten Anhang fehlt die Extension, sorry) Gruß, Holm
Angehängte Dateien:
-
EPM7000_Macrocell.png
29 KB
Holm Tiffe schrieb: > Was ist "andere Logik?" Das was um den halben 7474 Nachbau drumrum hinkommt. > Was meinst Du mit "mit WYSIWYG kompillieren"? das die Logik die du gezeichnet hast nicht reduziert wird. Du wirst keine Freude haben getaktete Flip-Flops mit latches nachzubauen die dann mit weiterer Logik verschmelzen. Das was du da in Schematics hinmalst hat ein ganz anderes Laufzeitverhalten als wenn du das Diskret aufbauen wuerdest. Nicht nur das, es aendert sich mit jeder Iteration von deinem Schaltplan. > Was ist ein LPM Macro? Erkläre mal bitte und auch was ich da machen > könnte um an das FF in der MC nachträglich einen Preset Eingang ran zu > fummeln. Schaue Dir bitte das angehängte Bild an. Die Software MAX+plus > II kenne ich schon seit gestern.. Geht nicht, aber das ist nicht Dein eigentliches Problem: Die Logik 1:1 aus dem Datenblatt abzeichnen. Denn die Funktionalitaet von so einem DC003 z.B. sollte sich in einem Classic EPLD nachbilden lassen, aber halt nicht so wie im Simplified Logic Diagram. Wenn du trotztem auf abzeichnen stehst, schau dir das angehaengte Bild an. > Meinst Du die hätten damals (Tm) so lange gewartet bis ein > MAX[37]000A verfügbar war um das zu implementieren? Nein, die hatten ja alles in EPLDs gezeichnet. Cheers, Roger
Ja und nun? Du erzählst mir wie es nicht geht und zeigst mir die MAX7000 Macrozelle die das Problem nicht hat, denn der Preset Eingang ist da deutlich zu sehen. So weit war ich aber schon vorher, ich hatte das bereits sowohl mit MAX3000A als auch mit MAX7000A als Ziel synthetisiert, das hilft mir also so nicht. Die aus Gattern nachgebauten D-FF (siehe oben) hat die SW übrigens problemlos übersetzt und mir ein JEDEC File ausgespuckt das der ALL07 auch problemlos in ein EPLD gebrannt hat, das funktioniert also soweit, die Programmiererei der Dinger ist nicht das Problem. Wie komme ich also Deiner Meinung nach zu Etwas das sich in einen EP610 brutzeln läßt und an dem ich "Freude haben werde"...? Gruß, Holm
Holm Tiffe schrieb: > Wie komme ich also Deiner Meinung nach zu Etwas das sich in einen EP610 > brutzeln läßt und an dem ich "Freude haben werde"...? Hast du ja schon. Willst du jetzt noch einen Goldstern? Cheers, Roger
...also von mir ist der Minuspunkt jedenfalls nicht.... Ok, ich habe also was das mir Freude machen wird, gut. Jetzt mal zu Deinem Goldstern, ja, ich wäre daran interessiert, denn das wäre bisher das Einzige was sich von Deinen Aussagen in handhabbare Formen pressen ließe, denn ich bin genau so schlau ich wie vorher auch schon war. Danke also für Deine Bemühungen. Gruß, Holm
Hat denn Niemand mehr Hinweise die über "geht nicht" hinaus gehen? Gruß, Holm
Holm Tiffe schrieb: > Für meine Basteleien mit ollen russischen PDP11-compatiblen CPUs brauche > ich ein paar ICs die so gut wie nicht mehr zu bekommen sind, z.B: DEC > DC003, das ist eine Interruptlogik für Peripherie aus dem DEC Chipkit > (http://www.tiffe.de/Robotron/Bausteinuebersicht/chipkit-users-manual.pdf). wozu denn das? Instandhaltung von alten Steuerungen/Messtechnik? oder doch was ganz anderes?
Schreiber schrieb: > > wozu denn das? Instandhaltung von alten Steuerungen/Messtechnik? > > oder doch was ganz anderes? Nenne es von mir aus ein krudes Hobby :-) Mir macht es mehr Spaß daraus was zusammenzulöten als mir ein Smartphone an zu gucken auf dem ich das bei höherer Performance emulieren könnte.. Gruß, Holm
Was willst du eigentlich hören? Du bestehst darauf, irgendwelches steinaltes Zeugs zu verwenden. Ist ok. Kann man machen, wenn man Spass daran hat. Und warum probierst du es dann nicht einfach aus, ob es so funktioniert, wie du dir denkst? Warum suchst du hier noch die Bestätigung, dass das, was du vor hast, eine super Idee ist? Mach es doch einfach! Wenn es tut, prima und wenn es nicht tut, dann liegt es vielleicht daran, dass du mit den sehr eingeschränkten Ressourcen deiner Steinzeit-Bausteine an die Grenzen gestoßen bist. Du hast dir in den Kopf gesetzt, das mit dem alten Gammel zu machen. Und die möglichen Lösungen hast du präsentiert. Wenn es auf deinem Chip kein passendes FF gibt, dann kannst du es nicht herbeihexen. Wenn du also ums Verrecken diesen Chip verwenden magst, dann bau dir das FF. Ob es dann auch zuverlässig funktioniert, steht auf einem anderen Blatt. Aber das kannst du ja ausprobieren.
Schlumpf schrieb: > Was willst du eigentlich hören? Ich dachte an nachvollziehbare technische Dinge. > Du bestehst darauf, irgendwelches steinaltes Zeugs zu verwenden. Ist ok. > Kann man machen, wenn man Spass daran hat. > Und warum probierst du es dann nicht einfach aus, ob es so funktioniert, Das werde ich natürlich tun. > wie du dir denkst? Warum suchst du hier noch die Bestätigung, dass das, > was du vor hast, eine super Idee ist? Wie schon geschrieben, ich dachte hier kann man sachdienliche Hinweise bekommen, dem ist wohl nicht so. > Mach es doch einfach! Wenn es tut, prima und wenn es nicht tut, dann > liegt es vielleicht daran, dass du mit den sehr eingeschränkten > Ressourcen deiner Steinzeit-Bausteine an die Grenzen gestoßen bist. Denke doch mal darüber nach was ich erreichen möchte und wie komplex der ausgesuchte IC ist. Denkst Du es ist förderlich ein DE1 Board oder Sowas zu diesem Zweck einzusetzen? > Du hast dir in den Kopf gesetzt, das mit dem alten Gammel zu machen. Und > die möglichen Lösungen hast du präsentiert. Wenn es auf deinem Chip kein > passendes FF gibt, dann kannst du es nicht herbeihexen. Wenn du also ums > Verrecken diesen Chip verwenden magst, dann bau dir das FF. Ob es dann > auch zuverlässig funktioniert, steht auf einem anderen Blatt. Aber das > kannst du ja ausprobieren. Die Bausteine sind moderner von der Architektur her als GALs und es paßt auch mehr rein. Seit ihr hier alle derartig auf die "großen" FPGAs fixiert das es Nichts mehr neben diesen geben darf, so das Alles kleinere unter Gammel firmiert? Ich hatte gehofft, das hier vielleicht Jemand ist der aus Erfahrung mit diesen Dingern was dazu sagen kann, aber dieses Wissen ist wohl zumindest hier ausgestorben. Es scheint OK zu sein wenn Jemand einen alten Rechnerkern auf einen Spartan IV bruzelt und damit spielt, obwohl man das Selbe auch in blanker Software auf dem PC erreichen kann. Wird man mit der Hardware noch etwas älter scheint hier eine Grenze überschritten zu werden die nicht tolerierbar ist. Schade..und erstaunlich. Nebenan wird über Z80 oder über Röhren oder aber auch um den 250igsten LED Treiber diskutiert ohne das man sich was über Gammel anhören muß. Vielleicht ist hier deshalb nichts los? Gruß, Holm
Holm Tiffe schrieb: > Schlumpf schrieb: >> Was willst du eigentlich hören? > > Ich dachte an nachvollziehbare technische Dinge. Na es wurden doch genug nachvollziehbare Dinge genannt, oder nicht? Es wurde genannt, dass ein zusammengetricktes Latch Probleme bereiten kann. Es wurde genannt, dass die Schaltungen, die du abzeichnest "simplified" sind und unter Umständen gar nicht die vollständige Funktion darstellen. etc. Leider sind das alles nachvollziehbare technische Dinge, die du offensichtlich nicht hören willst, da sie allesamt beinhalten, dass deine strikte Vorgabe des Chips eben nicht zielführend ist. So wie ich es verstehe, hättest du gerne jemanden, der dir zeigt, wie man aus Nichts ein D-FF mit R und S erschafft und dir dann auch noch bestätigt, dass das alles wunderbar und zuverlässig funktioniert. Das wird wohl keiner tun. Wie man so ein übles Latch-Gebilde baut, hast du ja selbst gepostet mit der Frage, ob jemand Einwände hat. Nun haben die Leute berechtigte Einwände, aber das passt dir offensichtlich nicht so recht in den Kram. Daher meine wirklich ernst gemeinte Frage, was du hier hören willst? Und daher auch mein gut gemeinter Ratschlag: Probiere es doch einfach aus, ob dein Latch-Konstrukt dann in der realen Hardware das tut, was du willst. Holm Tiffe schrieb: > Denke doch mal darüber nach was ich erreichen möchte und wie komplex der > ausgesuchte IC ist. Mache ich. Und ich sehe, dass du eine Schaltung bauen willst, und der Chip, den du dir dazu ausgesucht hast, nicht sonderlich dafür geeignet ist. Holm Tiffe schrieb: > Denkst Du es ist förderlich ein DE1 Board oder Sowas > zu diesem Zweck einzusetzen? Wieso ein Board? Du suchst doch nur einen Chip. Wenn aber der Chip deine Anforderungen erfüllen kann, ist er geeignet. Kann er aber leider nicht, da eine deiner Anforderungen ist, dass du nur "hornaltes" Zeug verwenden willst. Holm Tiffe schrieb: > Seit ihr hier alle derartig auf die "großen" FPGAs fixiert das es Nichts > mehr neben diesen geben darf, so das Alles kleinere unter Gammel > firmiert? Nein, ich bin eher lösungs-fixiert. Wenn es für ein Problem eine gute, einfache und günstige Lösung gibt, dann nehme ich diese und versuche nicht mit "Gewalt" unpassende Ansätze zurechtzubiegen.
Schlumpf schrieb: > Holm Tiffe schrieb: >> Schlumpf schrieb: >>> Was willst du eigentlich hören? >> >> Ich dachte an nachvollziehbare technische Dinge. > > Na es wurden doch genug nachvollziehbare Dinge genannt, oder nicht? > Es wurde genannt, dass ein zusammengetricktes Latch Probleme bereiten > kann. Es wurde genannt, dass die Schaltungen, die du abzeichnest > "simplified" sind und unter Umständen gar nicht die vollständige > Funktion darstellen. etc. Was der originale DC003 machen soll ist dokumentiert und es gibt Zeitdiagramme für den Bus anhand derer man die Funktion nachvollziehen kann im oben verlinkten PDF. Wenn die Innenschaltung nicht "simplified" wäre, könnten wir uns wahrscheinlich über Einzeltransistoren in der Schaltung freuen. Sich daran hochzuziehen halte ich für Quatsch und bin deshalb auch nicht darauf eingegangen. > > Leider sind das alles nachvollziehbare technische Dinge, die du > offensichtlich nicht hören willst, da sie allesamt beinhalten, dass > deine strikte Vorgabe des Chips eben nicht zielführend ist. Ich habe exakt aus 2 Quellen gehört das es nicht geht, bzw. Probleme zu erwarten sind. Das akzeptiere ich durchaus weil ich das auch nicht das erste Mal höre/lese. Wenn es aber darum geht was ich hören möchte dann sind das sachdienliche Hinweise WIE ES GEHT oder gehen KÖNNTE in dem man z.B. einen Schaltungsteil in diesem "simplified" Teil austauscht oder so abändert das Race Conditions möglichst nicht auftreten. Das man nachträglich an das FF der Makrozelle keinen Draht anlöten kann ist mir klar, mir ist mittlerweile aber auch klar das weder Du noch Andere überhaupt begreifen was ich möchte. Die Funktion des DC003 läßt sich mit Sicherheit auch z.B: mit JK-FF erreichen, das ist eine Frage des Leims dazwischen und nicht eine Frage ob an der Makrozelle ein SET Eingang dran ist. Das ganze Problem läuft doch hier nur darauf hinaus das einerseits ein FF mit Set Eingang in der Schaltung zu sehen ist und andererseits die Makrozelle diesen nicht enthält. Was wäre wenn die Schaltung als ABEL/Verilog/VHDL vor läge, wäre das dann auch so schlimm? Dann sieht man den Eingang nicht.. Die Chips sind aus 1993 und Leute haben damals auch ihre Probleme damit gelöst. Es werden 58% der Resourcen der EP610 bei der Synthese verwendet, der Platz darin ist also nicht das Problem und da ich auch eine UV Löschlampe habe kann ich das Design ggf. nachträglich ändern, trotz alter Chips ohne ISP. > So wie ich es verstehe, hättest du gerne jemanden, der dir zeigt, wie > man aus Nichts ein D-FF mit R und S erschafft und dir dann auch noch > bestätigt, dass das alles wunderbar und zuverlässig funktioniert. Nonsense. > Das wird wohl keiner tun. > Wie man so ein übles Latch-Gebilde baut, hast du ja selbst gepostet mit > der Frage, ob jemand Einwände hat. Nun haben die Leute berechtigte > Einwände, aber das passt dir offensichtlich nicht so recht in den Kram. Nein. Es gibt keine Berechtigten Einwände nur ein verschwommenes geht nicht, kein warum oder wieso und keinerlei Vorschläge wie es besser geht. Was ist an dem Latch Gebilde so übel und wie macht man es besser? Anderer Chip? oder gar nicht? Will ich ein Perpetuum Mobile bauen? > Daher meine wirklich ernst gemeinte Frage, was du hier hören willst? Meinst Du wirklich ich möchte das jetzt ein weiteres Mal erklären? Rede ich soo undeutlich? > Und daher auch mein gut gemeinter Ratschlag: Probiere es doch einfach > aus, ob dein Latch-Konstrukt dann in der realen Hardware das tut, was du > willst. > > > Holm Tiffe schrieb: >> Denke doch mal darüber nach was ich erreichen möchte und wie komplex der >> ausgesuchte IC ist. > > Mache ich. Und ich sehe, dass du eine Schaltung bauen willst, und der > Chip, den du dir dazu ausgesucht hast, nicht sonderlich dafür geeignet > ist. Eventuell würdest Du auch feststellen das die CPU die ich einsetzten möchte auch nicht geeignet ist, K1801VM2, russisches NMOS, 5V bäh .. oder so. > > Holm Tiffe schrieb: >> Denkst Du es ist förderlich ein DE1 Board oder Sowas >> zu diesem Zweck einzusetzen? > > Wieso ein Board? Du suchst doch nur einen Chip. Wenn aber der Chip deine > Anforderungen erfüllen kann, ist er geeignet. Kann er aber leider nicht, > da eine deiner Anforderungen ist, dass du nur "hornaltes" Zeug verwenden > willst. Und Du bist nicht bereit mit mir darüber nachzudenken wie ich die Anforderungen ggf. modifizieren kann damit der Chip geeignet wird. Hornalter CPU Chip, eben so alte Interrupt Logik, ist das so schwer zu begreifen? > > Holm Tiffe schrieb: >> Seit ihr hier alle derartig auf die "großen" FPGAs fixiert das es Nichts >> mehr neben diesen geben darf, so das Alles kleinere unter Gammel >> firmiert? > > Nein, ich bin eher lösungs-fixiert. Wenn es für ein Problem eine gute, > einfache und günstige Lösung gibt, dann nehme ich diese und versuche > nicht mit "Gewalt" unpassende Ansätze zurechtzubiegen. Die von Dir vorgeschlagene Lösung lautet SIMH oder Ersatz-11 oder wenn es unbedingt programmierbare Logik sein muß z.B. PDP2011, es gibt da mehrere Varianten. Du gehst von Problem -> Lösung aus, soso. Einerseits erzählst Du das die Schaltung eh nicht funktioniert weil sie "simplified" ist und andererseits bestehst Du darauf das der EP610 ungeeignet ist, weil ein Schaltungsdetail sich nicht 1:1 abbilden läßt. ..und das hältst Du für "lösungs-fixiert"? Das ist der Punkt bei dem ich in Real Life eher persönlich und ausfallend werde. Nochmal für die Keilschrift: Ich möchte die digitale Logik der Implementation im DC003 diskutieren und die "simplified" Schaltung so modifizieren das sie die Anforderungen erfüllt und im PLD möglichst keinen Ärger macht. Dabei hätte ich gerne auf das Wissen erfahrener Leute zurück gegriffen um dabei selber was zu lernen. Ich möchte nicht darüber reden welcher Chip besser geeignet ist weil ich das schon weiss. Diese "Lösung" erfordert auch kein Nachdenken. Ich kann nicht "ad hoc" ausprobieren ob der Chip die Anforderungen erfüllt, weil die entsprechende Hardware erst noch zu erstellen ist. Seltsamerweise mache ich mir aber vor dem Löten Gedanken welche Funktion ich durch welche Chips darstellen kann. Gruß, Holm PS: Höre einfach auf mir blöde zu kommen, ich komme nicht auf der Wurschtsuppe daher geschwommen, auch wenn programmierbare Logik nicht alltäglich für mich ist. Ich versuche hier mich mit Spielzeug und etwas Spaß an der Sache einzuarbeiten, dazu muß es nicht das neueste und komplexeste Zeug sein. PPS: Ich hatte durchaus sachlich und freundlich hier nachgefragt und auch detailliert dargelegt um was es mir geht. Wieso lande ich dann in der Kategorie "der will nicht hören?" wenn ihr mir ständig was anderes erklären wollt als ich wissen will?
Holm Tiffe schrieb: > mir ist mittlerweile aber auch klar das weder Du noch > Andere > überhaupt begreifen was ich möchte. Doch, tun wir.. nur DU begreifst hier einiges nicht. Holm Tiffe schrieb: > Die Funktion des DC003 läßt sich mit Sicherheit auch z.B: mit JK-FF > erreichen, das ist eine Frage des Leims dazwischen und nicht eine Frage > ob an der Makrozelle ein SET Eingang dran ist. Da irrst du aber ganz gewaltig! Wenn kein asynchroner SET-Eingang an der Makrozelle dran ist, dann kannst du dich auf den Kopf stellen. Du bekommst den da auch nicht hin. Ob du das jetzt mit JK-FF oder sonstwas zusammenschusterst. WENN die Makrozelle keinen asynchronen Set-Eingang hat, dann kannst du auch keine Funktion abbilden, die einen asynchronen SET benötigt. Würdest du nur einen SET benötigen, könnte man darüber nachdenken, die Logik so umzustricken, dass du den RESET als SET verwendest. Da du aber beides brauchst, geht das nicht. Holm Tiffe schrieb: > Was wäre wenn die Schaltung als ABEL/Verilog/VHDL vor läge, > wäre das dann auch so schlimm? Dann sieht man den Eingang nicht.. Doch sieht man, wenn man weiss, wie VHDL etc funktioniert. Jeder, der sich mit der Materie auskennt, sieht SOFORT, ob dieses Konstrukt einen asynchronen Eingang erfordert oder nicht. Holm Tiffe schrieb: > Was ist an dem Latch Gebilde so übel und wie macht man es besser? Wenn dich das interessiert, warum fragst du das dann nicht. Können wir ahnen, dass du den Unterschied zwischen einem Latch und einem Register nicht kennst? Holm Tiffe schrieb: > Und Du bist nicht bereit mit mir darüber nachzudenken wie ich die > Anforderungen ggf. modifizieren kann damit der Chip geeignet wird. Doch bin ich. Aber du bist nicht bereit zu akzeptieren, dass das eben nicht geht. Du kannst die Schaltung umstellen, wie du willst. Wenn eine Funktion es erfordert, dass sie asynchron gesetzt und zurückgesetzt werden muss, dann brauchst du auch die Ressourcen dazu. Na ja ich lese mir gerade noch den ganzen anderen Stuss durch, den du hier absonderst und habe auch gar keine Lust, darauf zu antworten. Ich denke auch nicht, dass es sinnvoll ist, dir zu erklären, was "lösungsorientiert" bedeutet. Das was du machst, ist ungefähr genauso lösungsorientiert, wie wenn du dir einen Frosch in den Vogelkäfig setzt und jetzt hier durchs Forum wilderst und die Leute blöd anmachst, weil sie dir nicht sagen, WIE du den bekloppten Froch dazu bringst, dass er zwitschert, sondern nur sagen: Ein Frosch kann nicht zwitschern. Also, dann weiter viel Vergnügen beim Basteln. PS: Holm Tiffe schrieb: > wenn ihr mir ständig was anderes > erklären wollt als ich wissen will? geil.. du bist echt geil!
Gerne geschehen. Vielleicht regt es ja an, dass du darüber nachdenkst, ob die Leute, die mit sowas seit Jahren und Jahrzehnten berufsmäßig zu tun haben und dir sagen, dass das so nicht geht, ggf. aufgrund ihres reichen Erfahrungsschatzes durchaus einschätzen können, dass dein Ansatz ein Holzweg ist. Nicht, weil es nicht "einfach" geht, oder weil es einfachere Lösungen gäbe, sondern weil es prinzipiell nicht richtig funktionieren kann. Du kannst ein JK-FF in ein D-FF überführen und andersrum. Aber in allen Fällen werden die Eingänge mit den Flanken übernommen. Wenn du nun zusätzlich einen asynchronen S und R Eingang benötigst, aber die Hardware auf dem Chip diese nicht vorsieht, dann kannst du überführen, wie du willst. Du bekommst diesen ASYNCHRONEN Eingang nicht. Das Einzige, was du machen kannst ist, dass du die gesamte Funktion von Grund auf neu baust und das gesamte Design synchron auslegst. Alle Register arbeiten mit dem gleichen Takt und die Eingänge, die in deinem Schaltbild Takte darstellen, werden zu ganz normalen asynchronen Eingängen. Dazu benötigst du aber einen Systemtakt, der deutlich schneller Taktet, als das schnellste auftretende Signal. UND du musst sicherstellen, dass die durch das synchrone Design größere Latenzen kein Problem für deine Schaltung darstellen. Aber auch hier wirst du mit deinem alten Baustein nicht wirklich weiterkommen, da dir in einem synchronen Design ganz schnell deine Ressourcen ausgehen. So, auch diese Antwort war vermutlich nicht das, was du gerne hören willst, aber sei der Vollständigkeit halber hier aufgeführt.
Schlumpf schrieb: > Gerne geschehen. > Vielleicht regt es ja an, dass du darüber nachdenkst, ob die Leute, die > mit sowas seit Jahren und Jahrzehnten berufsmäßig zu tun haben und dir > sagen, dass das so nicht geht, ggf. aufgrund ihres reichen > Erfahrungsschatzes durchaus einschätzen können, dass dein Ansatz ein > Holzweg ist. Nicht, weil es nicht "einfach" geht, oder weil es > einfachere Lösungen gäbe, sondern weil es prinzipiell nicht richtig > funktionieren kann. Das Gelaber dieser Art geht mir langsam auf die Ketten.. das ist der 15. Vortrag hier über die Rolle der Bedeutung. > > Du kannst ein JK-FF in ein D-FF überführen und andersrum. Aber in allen > Fällen werden die Eingänge mit den Flanken übernommen. Wenn du nun > zusätzlich einen asynchronen S und R Eingang benötigst, aber die > Hardware auf dem Chip diese nicht vorsieht, dann kannst du überführen, > wie du willst. Du bekommst diesen ASYNCHRONEN Eingang nicht. > > Das Einzige, was du machen kannst ist, dass du die gesamte Funktion von > Grund auf neu baust und das gesamte Design synchron auslegst. Alle > Register arbeiten mit dem gleichen Takt und die Eingänge, die in deinem > Schaltbild Takte darstellen, werden zu ganz normalen asynchronen > Eingängen. Dazu benötigst du aber einen Systemtakt, der deutlich > schneller Taktet, als das schnellste auftretende Signal. UND du musst > sicherstellen, dass die durch das synchrone Design größere Latenzen kein > Problem für deine Schaltung darstellen. Aber auch hier wirst du mit > deinem alten Baustein nicht wirklich weiterkommen, da dir in einem > synchronen Design ganz schnell deine Ressourcen ausgehen. > > So, auch diese Antwort war vermutlich nicht das, was du gerne hören > willst, aber sei der Vollständigkeit halber hier aufgeführt. Aha. Man kann also auch was Konkretes von sich geben das sich wirklich begründet anhört und das zu lesen lohnt... > > So, auch diese Antwort war vermutlich nicht das, was du gerne hören > willst, aber sei der Vollständigkeit halber hier aufgeführt. ...und erweitert das dann wieder mit Blödsinn. Sag mal, Muß denn das blöde Geseihere um den relevanten Text wirklich sein? Kannst Du Dich nicht gleich konkret ausdrücken wie Du das hier in der Mitte Deines Textes getan hast? Das ist in etwa die Art Info die ich von Anfang an haben wollte. Ich wollte hier nie was darüber wissen was ich gerne hören will oder nicht, sondern ich wollte sachdienliche Infos. Lies Dir mal den ganzen Scheiß durch, das ist das erste Mal das hier ein sachliches Argument auftaucht.., echten Dank dafür! Gruß, Holm
Über solche Gestalten, wie du es bist, kann man echt nur noch den Kopf schütteln. Keine Ahnung von der Materie haben, und dann die Leute dumm anföhnen, wenn sie nicht erraten, auf welch niedrigem technischen Niveau man mit dir reden muss, dass du überhaupt begreifst, von was man redet. Aber gut, dann wäre das jetzt geklärt und du weisst, wie es funktioniert (oder auch nicht). Eine weitere zielführende Idee hätte ich sogar noch in Petto, aber ich habe keine Lust, sie einem Typen wie dir zu verklickern. Gruß
Ich hatte mich bei Dir schon vorher bedankt. An welcher Stelle bitteschön habe ich mit dem Geschriebenen Unrecht? Soll ich Dir schreiben "ja, ich möchte das nicht hören"? Was soll der Unfug, ich wollte sachliche Hinweise, meine Bitten darum liefen ständig ins Leere, statt dessen gab es Abhandlungen ob mir was gefällt oder nicht. Sorry, aber hier bin nicht ich das Problem und eine Lösung die Du nicht rausrücken willst, kannst Du auch behalten. Mir geht nicht in die Rübe warum Du nicht einfach sachliche Hinweise geben willst ohne dabei über mein Befinden zu philosophieren. Ich werde halt mit dem alten Zeug experimentieren ohne speziell hier wieder nachzufragen, ich werde schon merken was geht und was nicht, Anfragen hier nach Erfahrungen sind ja offensichtlich nicht erwünscht. So ein idiotisches Affentheater ist mir hier nur passiert als ich nebenan mal nach einem C-Compiler für TMS320 gefragt habe und mir Vorträge über die pösen Purschen in der DDR anhören mußte weil die den TMS320 nachgebaut haben.. Kannst Du nicht begreifen das man bei Sowas die Lust verliert und einem das Getue förmlich auf den Sack geht? Danke für die vielen Blumen noch.. Gruß, Holm
Holm Tiffe schrieb: > Mir geht nicht in die Rübe warum Du nicht einfach sachliche Hinweise > geben willst ohne dabei über mein Befinden zu philosophieren. Und mir geht nicht in die Rübe, warum du allen blöd kommst, die dir sagen, dass das, was du vor hast, mit den von dir vorgegebenen Möglichkeiten nicht geht. Denn sachliche Hinweise hast du jede Menge bekommen. Nur hast du sie entweder nicht verstanden oder nicht wahrhaben wollen. Und da sachliche Hinweise (dass es nicht geht, inklusive Begründungen) von dir mit patzigen Antworten quittiert wurden (nicht nur bei mir), liegt es eben nahe, dass man sich über dein Befinden etc. so seine Gedanken macht.
mmmh auf die Gefahr das mir nun auch ein paar Fetzen um die Ohren fliegen ein wenig hat >Schlumpf< schon recht, Holm Tiffe hat etwas wenig Randbedingungen mitgegeben... @ Holm Tiffe Also ich nehme mal an: 1) kaufen bei diesen willste nicht oder haste schon versucht und geht nicht? - http://parts-zoom.com/site/catalog/DC/1.html - http://www2.keyways.com/inv/13/18325248.html -http://www.yorkscientifictechnology.com/store/product/Dec-DC003KA-Refurbished.php 2) TTL-chips "stapeln" ist das drin? 3) Du willst einen EP610 weil alt oder im DIL verfügbar? 4) Modernes FPGA auch nicht weil modern? http://www.oho-elektronik.de/index.php?c=1&s=index extra) Ist da ein russischer Nachbau des dc003 dabei? http://ganswijk.home.xs4all.nl/chipdir/soviet/chips.htm und das eigentliche Problem sind die 2 Flipflops im DC003 welche je einen asyncronen Set und reset Eingang haben aber die im EP610 nicht? Und ein Flipflop aus und und oder und oder nicht Gattern könnte evtl wg. glitches oder so floppen!? Könnte man dies evtl mit zwei Flipflops und deren zwei asyncronen reset Eingänge umschiffen? ... mal nachdenken .... Und ich entschuldige mich hiermit im vorhinein aber den kann ich mir einfach nicht verkneifen ;) https://www.youtube.com/watch?v=1S19GOb6Jbs
Holm, ich schätze Dich und Dein Engagement wirklich, aber sowas: Holm Tiffe schrieb: > Sag mal, Muß denn das blöde Geseihere um den relevanten Text wirklich > sein? Muß das sein? Ignoriere doch einfach die irrelevanten Teil und gut ist. Duke P.S. Ich mache das mit einer bestimmten Person hier im Forum auch so. Es hilft. Wirklich.
Holm Tiffe schrieb: > Schlumpf schrieb: >> Vielleicht regt es ja an, dass du darüber nachdenkst, ob die Leute, die >> mit sowas seit Jahren und Jahrzehnten berufsmäßig zu tun haben und dir >> sagen, dass das so nicht geht, ggf. aufgrund ihres reichen >> Erfahrungsschatzes durchaus einschätzen können, dass dein Ansatz ein >> Holzweg ist. Nicht, weil es nicht "einfach" geht, oder weil es >> einfachere Lösungen gäbe, sondern weil es prinzipiell nicht richtig >> funktionieren kann. > > Das Gelaber dieser Art geht mir langsam auf die Ketten.. das ist der 15. > Vortrag hier über die Rolle der Bedeutung. Ganz meinerseits, mir ist auch nicht klar was Schlumpf mit seiner Schimpftriade bezweckt. Ggf. kann man Beiträge einzelner User ausblenden: Beitrag "User ausblenden" MfG,
Erster aus dem Bauch Schnellschuss um mit 2 Flipflops das R/S Flipflop
des DC003 zu ersetzen :
.-------------------------.
| |
| .------. |
| | | |
.--|D Q|---. |
| | | |
|> | | |
| | | |
.---R--. | |
Set | | |
---------. | |
| |
.-------------|-----------*
| | .------. |
| .------. .--| | |
| | | | exor |-.
.-*|D Q|------| |
| | .------.
|> |
| |
.---R--.
Reset |
---------.
nee, det is oochh nix, sorry Und wenn ich mir den DC003 genauer ansehe, ui der ist ja wüst asyncron, 4 nein 5 Takte! Neue Idee: den EP610 mit schnellem Takt (>=30 MHz oä) versorgen und die Logic syncron als Statemaschine realisieren? Eventuell merkts der Rest der PDP nicht, weil der original Chip ja nicht sooo schnell ist (lt. Timingdiagramm auf Setie 12).
War mir schon klar, dass hier jede Menge "Gestrige" unterwegs sind - ich hab noch ein paar Bakelit-Schalter - Interesse?
Fpga Kuechle schrieb: > Ganz meinerseits, mir ist auch nicht klar was Schlumpf mit seiner > Schimpftriade bezweckt. Bezweckt habe ich nichts. Mir ist nur extrem sauer aufgestoßen, dass Holm schon von Beginn an die Bedenken der Leute nicht hören wollte, sondern das Forum klar aufgefordert hat, nicht mit "geht nicht" zu kommen, sondern mit Lösungen. Ist ja prinzipiell nicht falsch, so zu denken, aber die überaus schnippische Art, ging mir auf den Keks. Zumal ja sogar begründet wurde, warum die Ansätze nicht gehen. Daher auch meine durchaus ernst gemeinte Frage, WAS er denn jetzt gerne hören würde? Und mein durchaus ernstgemeinter Vorschlag, die bis dahin nicht wirklich "wasserdichten" Vorschläge doch einfach mal auszuprobieren. An dieser Stelle hatte ich eigentlich das Gefühl, recht sachlich zu sein oder zumindest nicht unsachlicher zu sein, wie Holms Kommentare auf die Antworten, die nicht unbedingt seinen Vorstellungen entsprachen. Aber vielleicht habe ich da auch ein bisschen über das Ziel herausgeschossen. Und dann brach der Shitstorm los mit Aussagen wie: "Nonsense", "Rede ich soo undeutlich?", "ist das so schwer zu begreifen?", "Das ist der Punkt bei dem ich in Real Life eher persönlich und ausfallend werde.", "Nochmal für die Keilschrift:", "Höre einfach auf mir blöde zu kommen"... Ich kann bis zu diesem Moment an keiner Stelle erkennen, dass ich mich in dieser Dichte derarig abfällig geäußert hätte. Aber ist ja auch egal. Ich will hier keine Schuld zuweisen. War sicher nicht korrekt von mir, mich durch solche Äußerungen anheizen zu lassen. @bko: Dein Vorschlag sieht nicht schlecht aus, aber was passiert z.B. nach Power-On und anschließendem asynchronen SET? Wenn ich jetzt nichts übersehen habe sind die beiden Q nach PowerOn auf "0". Damit ist der Ausgang des XOR ebenfalls "0". Kommt jetzt ein SET tut sich gar nichts. Das Gebilde wird nicht gesetzt. Oder übersehe ich hier was?
bko schrieb: > Neue Idee: den EP610 mit schnellem Takt (>=30 MHz oä) versorgen und > die Logic syncron als Statemaschine realisieren? Die Idee hatte ich ja auch schon gepostet.. Scheitert aber daran, dass der EP610 nicht so schnell getaktet werden kann, dass er die Signale noch sampeln kann (Wenn ich die verschwommenen Timing-Angaben in dem Datenblatt richtig interpretiere und die Zahlen dort als ns zu interpretieren sind)
Schlumpf schrieb: > Wenn ich die verschwommenen > Timing-Angaben in dem Datenblatt richtig interpretiere Habe ich wohl falsch interpretiert. Sind nicht die Pulsdauern, sondern die Zeiten zwischen den Pulsen.. dann könnte das synchrone Design hinhauen. Die Anzahl der Register könnte auch ausreichend sein, inklusive einstufiger Synchronizer an den Eingängen.
Schlumpf schrieb: > Die Anzahl der Register könnte auch ausreichend sein, inklusive > einstufiger Synchronizer an den Eingängen. Mann, das liest sich wirklich gut! Gute-Nacht-Kinderbücher würden davon profitieren.Hast Du Interesse?
@bko: Nein, mach Dir keine Sorgen, ich springe nicht aus dem Korsett. Ich hatte es nur wirklich satt immer wieder das Selbe zu lesen ohne das wirklich was Konkretes gekommen wäre. Ich schätze Loriot übrigens sehr, hatte aber eher das Gefühl das hier Jemand Wagenladungen von Senfgläsern anschleppt.. Der Vorwurf mit den Jahrzehntelangen Leuten ist ja auch in sofern Unfug als das ich ja hier um Anregungen, Meinungen und Hilfe gebeten hatte. Als Antwort hatte ich nur bekommen geht nicht, probiere es doch aus und die entsprechende Agitprop darüber was ich vielleicht hören wolle und was nicht. Als ich dann die Nase voll davon hatte kam dann mal eine Erste ernst zu nehmende Begründung. Nun gibts scheinbar doch eine Lösung und "geht nicht" stimmt nicht mehr, aber nun isses geheim.. so ein Zufall aber auch. Zum DC003: Ja, für teuer Geld kann man den sicher auch kaufen aber das wäre nicht mal so unbedingt notwendig. Ich habe glaube ich noch 2 oder 3 Stück russische da (K559WN1), will die aber aufheben um damit defekte Platinen reparieren zu können die hier auch liegen. Ich habe u.A. eine PDP11/83 hier, Teile einer PDP11/23 und Teile einer MicroVAXII. So weit läuft das Alles wieder, aber es sind auch noch defeke Platinen zur Reparatur übrig.. Ich habe hier eine Doppel-Euro Karte auf der ich eine Art SBC mit dem PDP11 kompatiblen russischen Prozessor K1801VM2 zusammen schustern will, später auch noch mit dessen Nachfolger VM3. Normalerweise hat eine PDP11 den ODT (so eine Art Monitor Programm) direkt im Mikrocode der CPU, jedenfalls ist das bei den "Originalen" von DEC so. Die russischen haben einen externen ROM in einem extra Adreßbereich und da ist richtiger Maschinencode und kein Mikrocode drin. Beiden ist aber gemeinsam, dass sie eine DHV11-kompatible serielle Schnittstelle benötigen, deren Adressen und Interruptverhalten fest vorgegeben ist. Ich muß nun also Logik erfinden die die Erfordernisse eines solchen System nachbildet. Ich kann zu diesem Zweck entweder die Originalchips verwenden oder ich kann irgend eine programmierbare Logik dafür verbasteln. 2 Mal die Funktionalität des DC003 in einem dieser EP610 Chips wird nicht passen (2 serielle sind üblich), aber vielleicht passen noch andere Kleinteile der Schaltung mit hinein. Bevor die EP610 hier aufschlugen war schon ein anderes CPLD geplant, aber aus Lust und Laune wollte ich halt diese Teile einsetzten. Vielleicht bin ich ja "gemein", aber ich habe mir das halt eingebildet, wohl wissend das es möglich ist verschiedene FlipFlop Typen ineinander "überzuleiten". Über das Problem mit der Asynchronität hatte ich auch schon nachgedacht, es gibt auf der Platine 20Mhz Takt der IMHO schnell genug sein müßte das oben in LMC-conf.gif zuunterst angegebene RS-FF dafür verwenden zu können, ich habe das aber noch nicht nachgerechnet. Die EPLDs sollten bis locker 50Mhz mitmachen. Ich habe einige "mittlere" CPLDs von Xilinx, Lattice und Altera da und habe mir auch die entsprechende Designsoftware dazu angesehen. Natürlich kann ich die Teile im PLCC Gehäuse in einer Fassung auch auf die Lochrasterplatine setzen, aber DIL ist noch einfacher. Ich hatte schon probiert die Schaltung in ein XC9572 und in EPM3032/64 zu synthetisieren, es gab dabei soweit kein Problem. Das Problem gab es halt in den EP610, aus den oben genannten Gründen ... und da habe ich halt nachgefragt wie es vielleicht trotzdem geht, durch Modifikation der Schaltung z.B. Die größeren CPLDs dürfen dann gerne für Peripherie zur CPU liegen bleiben, IDE-Adapter z.B. und ich habe auch noch vor an meiner Bit-Slice CPU weiter zu basteln.. nur nicht ausreichend Zeit. Das was ich aber hier erfahren hatte... nunja, ihr habts ja sicher gelesen, das war das was ich schon selbst raus bekommen hatte. Deine Lösung mit den 2 FlipFlops gefällt mir, dürfte auch noch rein passen, aber es wird eine Weile dauern bis ich Bescheid geben kann ob das auch funktioniert. Ein FPGA halte ich für Quatsch, da muß ich mir Gedanken machen wie ich das geladen bekomme und dann sind moderne Typen halt so groß, dass die ganze Platine mit rein paßt. @Duke: Ja, ich weiß. Schlumpf war aber mehr oder weniger der Einzige der überhaupt mit mir geredet hat, wenn auch etwas überheblich. Das er erst geantwortet hat und später erst gelesen was ich schrieb nehme ich ihm ja auch nicht übel. Genau genommen nehme ich ihm überhaupt Nichts übel, es wäre nur nett wenn er wieder ein Stück von seiner Wolke herunterkommen würde. Ich habe vor dem ausfallend werden wirklich mehrfach versucht an den Mann zu bekommen worum es mir geht. @Schlumpf:>Denn sachliche Hinweise hast du jede Menge bekommen. Ich fange mal von oben an: >Tip 1: Im MAX+plusII gibts hunderte von den 74er als Makros. >Tip 2: Anstelle von dem legacy Kram die parametrierbaren LPM Makros verwenden. ..bringt Nichts, weil diese Sachen im EP610 wegen des fehlenden Set Eingangs nicht funktionieren. >Tip 3: Nimm ein CPLD wie z.B. den EPM7032AELC44. Es stand im Eingangsposting das ich das nicht wollte. .. Rogers Hinweise wegen Zeitverhalten: Das war mir bekannt und das war der Grund warum ich hier um Erfahrungen und Hinweise bat. Von Dir kam wenig Konkretes (schaue selber nach), es war aber genau mitzuschneiden das Du den Thread von der Mitte zum Anfang hin gelesen hattest. Ich habe keine Erfahrung damit wie sich Schaltungen aus kombinatorischer Logik mit Rückführungen konkret verhalten, ich wußte nur, das man das das tunlichst vermeiden sollte (ich kann lesen, auch Bücher). Ich hatte mir nur vorgestellt ein getaktetes RS-FF an stelle der D-FF einsetzten zu können, das kann die Makrozelle ja. Ich hatte aber erwartet das da eventuell Jemand mit Tricks oder Hinweisen aufwarten kann (mehrere FF hintereinander, Verzögerungen ,evtl. extern etc.). Auf Sowas war ich aus. Bekommen habe ich "geht nicht" und das war mir echt zu wenig. Gruß, Holm
Holm Tiffe schrieb: > (ich kann lesen, auch Bücher) Ich bin begeistert - gebildete Leute im Forum! Holm Tiffe schrieb: > Ich habe hier eine Doppel-Euro Karte auf der ich eine Art SBC mit dem > PDP11 kompatiblen russischen Prozessor K1801VM2 zusammen schustern will, > später auch noch mit dessen Nachfolger VM3 Ansonsten: Schön, das gestern nicht heute ist!
Schlumpf schrieb: > (...) > @bko: > Dein Vorschlag sieht nicht schlecht aus, aber was passiert z.B. nach > Power-On und anschließendem asynchronen SET? > (...) Ich denke selbst es war noch nicht so ganz ausgegoren... Holm Tiffe schrieb: > (...) >Ich habe keine Erfahrung damit wie sich Schaltungen aus kombinatorischer >Logik mit Rückführungen konkret verhalten, ich wußte nur, das man das >das tunlichst vermeiden sollte (ich kann lesen, auch Bücher). Ich hatte Habe einst so angefangen, Umsetzung von ollen TTL-Gräbern in Asics der Ärger mit unerklärlichen Laufzeit effekten war irre schmerzhaft! >mir nur vorgestellt ein getaktetes RS-FF an stelle der D-FF einsetzten >zu können, das kann die Makrozelle ja. > (...) Auf Jedenfall ist getaktetes da besser, denn auch wenn der DC003 in anderen/neueren Technologien umsetzbar ist/wäre, du weist nicht wie die "langsame" Logik der PDP11 auf geänderte/schnellere Laufzeiten regiert! Oder ob sogar von der "langsamen" Logic glitches verschluckt wurden, auf die neueres evtl. ab und an reagieren würde, das gäbe ein ärgerliches "geht, geht nicht" ... Ich habe mir auch mal die andern DC00x Bausteine im obigen PDF schnell mal durchgesehen, das ist alles schön Asyncron, auch der DC003 Ersatz darf nicht an der falschen Stelle einen Glitch o.ä. von sich geben Wow, das alles auch noch ohne Simulator entwickelt, Hut ab, könnt ich nicht mehr, und die PDP-11 lief damals doch schön Zuverlässig! >hatte aber eher das Gefühl das hier Jemand Wagenladungen von Senfgläsern BeiMirschonKalkriesel:: Welcher Loriot Film war denn das?
Holm Tiffe schrieb: > Nun gibts scheinbar doch eine Lösung und "geht > nicht" stimmt nicht mehr, aber nun isses geheim.. so ein Zufall aber > auch. Nein, ist nicht geheim. Ich habe nur geschrieben, dass ich keine Lust habe, sie zu posten. Man bastle einfach das, was nicht integriert zur Verfügung steht, extern dazu. Stichwort: 7474 Bei den sachlichen Hinweisen bezog ich mich darauf, dass dir bereits früh mitgeilt wurde, dass dein Vorschlag, das vereinfachte Schaltbild des 7474 abzubilden, problembehaftet sein wird. Du hast es vorgeschlagen und nach Einwänden gefragt und von Roger kam ein Einwand. Allerdings hat er dir nicht haarklein erklärt, warum das problematisch ist, weil zu diesem Zeitpunkt noch keiner wusste, dass du in Punkto Digitaltechnik nicht unbedingt sehr viel Erfahrung hast und somit davon ausgegangen werden konnte, dass du bei den von Roger genannten Stichworten bescheid weisst, was gemeint ist. Da dieser Ansatz aber nur "problematisch" aber nicht "unmöglich" ist, habe ich dich gefragt, was du denn jetzt genau hören willst und warum du es nicht einfach ausprobierst? Bis dahin konnte ich wirklich noch nichts Verwerfliches feststellen. Holm Tiffe schrieb: > es war aber genau > mitzuschneiden das Du den Thread von der Mitte zum Anfang hin gelesen > hattest. Ich habe nicht, wie du vermutest, erst geantwortet und dann gelesen. Meine Antwort es auszupobieren, bezog sich auf deine Idee, das FF mit Gattern nachzubauen trotz der ganzen Bedenken in den Posts davor. Vielleicht hast du es als "Wolke" verstanden, auf der ich sitze und Pfeile nach dir schieße. So war es aber nie gemeint. Ich habe lediglich ein paarmal versucht, dir zu verdeutlichen, dass es prinzipbedingt meines Erachtens ausgeschlossen ist, ein asynchrones Verhalten mit synchronen Elementen darzustellen. (Der Frosch, der einfach nicht zwitschern kann). Es sei denn, man baut das Register selber, mit allen Problemen, die von anfang an gepostet wurden. Gegen später kam dann mein Vorschlag, nicht einfach nur das FF zu ersetzen, sondern die ganze Schaltung komplett synchron aufzubauen, den ich dann aber fälschlicherweise verwarf, weil ich die Timingdiagramme falsch gelesen habe. Zu diesem Zeitpunkt war dann aber die Wut darüber, dass ich dir hier so überheblich begegne, derart groß, dass nahezu alles, was geschrieben wurde nur noch abfällig kommentiert wurde. Beiderseits und völlig unnötig. Nun, dumm gelaufen und vermutlich basierend auf Missverständnissen unschöne Ausmaße angenommen. Also fassen wir zusammen, was meine (fachlich) Meinung zu dem Thema ist: 1.) Entweder versuchen, es über selbstgebaute Register (eher Latches) zusammenzubasteln, was ich für eine sehr wacklige Idee halte. 2.) Oder es komplett synchron abbilden, was ggf gerade noch so funktionieren könnte, wenn sichergestellt ist, dass die Latenzen die dadurch entstehen, das Verhalten der Schaltung nicht kaputt machen. Wenn es klappt, ist das sicher die sauberste Lösung unter den gegebenen Vorgaben, aber auch die aufwändigste. 3.) Oder die Schaltung wie sie ist, in das PLD braten und die beiden D-FF extern setzen (4747). 4.) Und die Idee, die gegebene Schaltung durch "Umstellen" so hinzubekommen, dass da ein R und S -Eingang am FF entsteht, scheidet aus, da meines Erachtens prinzipbedingt unmöglich. zu 1) Dieser Ansatz stand im Raum, als ich in meinem ersten Beitrag empfohlen habe, es doch einfach mal zu probieren, weil wackling und daher auch sicher keine verlässliche Aussage von irgendjemandem zu bekommen, dass das so tun wird. zu 4) Das war dann dein Ansatz und ich habe dir immer und immer wieder versucht, klar zu machen, dass das ein Holzweg ist. zu 2) Habe ich etwas später in den Raum geworfen, wohl wissend, dass das auch problematisch ist, da Latenzen entstehen, von denen die Auswirkung auf die Schaltung nicht bekannt ist. (und von falschen Timinganforderungen ausgegangen bin). zu 3) Die Lösung, die naheliegend und einfach ist, von der ich aber keine Lust mehr hatte, sie zu posten und mich der Gefahr auszusetzen, angemacht zu werden, weil sie nicht 100%ig deiner Anforderung, alles in das PLD zu packen, entspricht. Deine Anforderung war, diese gegebene Schaltung mit dem gegebenen PLD nachzubilden. Wie du siehst: Lösungen 1,2 und 4 sind alle mit einem "aber" behaftet und daher nicht als DIE Lösung zu sehen, die das Verhalten deiner vorgegebenen Schaltung 1:1 betriebssicher und reproduzierbar wiedergeben können und Lösung 3 kommt ohne ein weiteres Bauteil nicht aus. Vielleicht ist das der Grund, warum du ein paarmal "geht nicht (unter den gestellten Bedingungen)" gehört hast. Was aber nicht heißt, dass es für dein schaltungstechnisches Problem keine Lösung gibt. Sie wird nur immer ein Kompromiss sein aus "passen die Timings noch bei einem synchronen Design", "bekomme ich das selbstgebaute Register zufällig stabil" und "akzeptiere ich ein zusätzliches Bauteil". Welchen dieser Kompromisse du eingehen möchtest, musst du dir selber beantworten. Oder darauf hoffen, dass doch noch jemand eine erleuchtende Idee hat, die deine Schaltung 1:1 abbildet.. So, ich denke, ich habe es jetzt wieder auf die Sachebene heruntergebracht und vielleicht konnte ich dir sogar tatsächlich helfen und dir klar machen, dass es nicht meine Absicht war, dir überheblich gegenüberzutreten.
Schlumpf schrieb: > Holm Tiffe schrieb: >> Nun gibts scheinbar doch eine Lösung und "geht >> nicht" stimmt nicht mehr, aber nun isses geheim.. so ein Zufall aber >> auch. > > Nein, ist nicht geheim. Ich habe nur geschrieben, dass ich keine Lust > habe, sie zu posten. > Man bastle einfach das, was nicht integriert zur Verfügung steht, extern > dazu. Stichwort: 7474 > > Bei den sachlichen Hinweisen bezog ich mich darauf, dass dir bereits > früh mitgeilt wurde, dass dein Vorschlag, das vereinfachte Schaltbild > des 7474 abzubilden, problembehaftet sein wird. Du hast es vorgeschlagen > und nach Einwänden gefragt und von Roger kam ein Einwand. ..der etwas verschwommen zu interpretieren war hinsichtlich anderer Logik oder so. Ich habe das nicht ignoriert, sondern wollte erklärt haben wie er es meint. > Allerdings hat er dir nicht haarklein erklärt, warum das problematisch > ist, weil zu diesem Zeitpunkt noch keiner wusste, dass du in Punkto > Digitaltechnik nicht unbedingt sehr viel Erfahrung hast und somit davon > ausgegangen werden konnte, dass du bei den von Roger genannten > Stichworten bescheid weisst, was gemeint ist. Es ist nicht so das ich mit Digialttechnik so unerfahren wäre, allerdings habe ich programmierbare Logik bisher kaum benutzt. Ich habe zwar gelesen das das Zeug verrückt spielen kann bei Rückführungen, mir sind aber da nicht alle Konsequenzen klar. Ich nehme an (habs nicht probiert) das ein so "diskret" nachgebauter 7474 aus Gattern funktionieren wird, mir ist aber klar das die eigentliche Schaltung in einem PLD völlig anders aussieht. > > Da dieser Ansatz aber nur "problematisch" aber nicht "unmöglich" ist, > habe ich dich gefragt, was du denn jetzt genau hören willst und warum du > es nicht einfach ausprobierst? Bis dahin konnte ich wirklich noch nichts > Verwerfliches feststellen. Es gibt halt noch Nichts das ich wirklich ausprobieren könnte. Ich wollte die Verwendbarkeit der Bausteine für diesen Zweck erforschen und diskutieren. Eine richtige Platine zu entwickeln lohnt nicht, ich baue garantiert kein 2. Ding dieser Art und jemand Anderen wird es so nicht interessieren. Es ist aber auch ätzend so eine CUL-Draht Mimik nachträglich wieder völlig verändern zu müssen. > > Holm Tiffe schrieb: >> es war aber genau >> mitzuschneiden das Du den Thread von der Mitte zum Anfang hin gelesen >> hattest. > > Ich habe nicht, wie du vermutest, erst geantwortet und dann gelesen. > Meine Antwort es auszupobieren, bezog sich auf deine Idee, das FF mit > Gattern nachzubauen trotz der ganzen Bedenken in den Posts davor. Die Bedenken hatte ich doch selber, sonst hätte ich hier nicht gefragt wie sich das vielleicht umschiffen läßt. Du hast aber einfach nicht aufhören wollen Holz in den Wald zu tragen.. > > Vielleicht hast du es als "Wolke" verstanden, auf der ich sitze und > Pfeile nach dir schieße. So war es aber nie gemeint. Ich habe lediglich > ein paarmal versucht, dir zu verdeutlichen, dass es prinzipbedingt > meines Erachtens ausgeschlossen ist, ein asynchrones Verhalten mit > synchronen Elementen darzustellen. (Der Frosch, der einfach nicht > zwitschern kann). > Es sei denn, man baut das Register selber, mit allen Problemen, die von > anfang an gepostet wurden. > > Gegen später kam dann mein Vorschlag, nicht einfach nur das FF zu > ersetzen, sondern die ganze Schaltung komplett synchron aufzubauen, den > ich dann aber fälschlicherweise verwarf, weil ich die Timingdiagramme > falsch gelesen habe. > Zu diesem Zeitpunkt war dann aber die Wut darüber, dass ich dir hier so > überheblich begegne, derart groß, dass nahezu alles, was geschrieben > wurde nur noch abfällig kommentiert wurde. Beiderseits und völlig > unnötig. Den vorletzten Satz verstehe ich nicht. Dem letzteren stimme ich freilich zu. > > Nun, dumm gelaufen und vermutlich basierend auf Missverständnissen > unschöne Ausmaße angenommen. Genau. > > Also fassen wir zusammen, was meine (fachlich) Meinung zu dem Thema ist: > 1.) > Entweder versuchen, es über selbstgebaute Register (eher Latches) > zusammenzubasteln, was ich für eine sehr wacklige Idee halte. > 2.) > Oder es komplett synchron abbilden, was ggf gerade noch so funktionieren > könnte, wenn sichergestellt ist, dass die Latenzen die dadurch > entstehen, das Verhalten der Schaltung nicht kaputt machen. Wenn es > klappt, ist das sicher die sauberste Lösung unter den gegebenen > Vorgaben, aber auch die aufwändigste. > 3.) > Oder die Schaltung wie sie ist, in das PLD braten und die beiden D-FF > extern setzen (4747). > 4.) > Und die Idee, die gegebene Schaltung durch "Umstellen" so hinzubekommen, > dass da ein R und S -Eingang am FF entsteht, scheidet aus, da meines > Erachtens prinzipbedingt unmöglich. > > zu 1) Dieser Ansatz stand im Raum, als ich in meinem ersten Beitrag > empfohlen habe, es doch einfach mal zu probieren, weil wackling und > daher auch sicher keine verlässliche Aussage von irgendjemandem zu > bekommen, dass das so tun wird. Das ist mir doch klar, ich wollte aber drüber reden. Ich bin mir über grundsätzliche Zeitbedingungen hier auch nicht im Klaren, der Prozessor kann nur 64 KWorte (keine MMU) adressieren, ist aber schneller als das was DEC gebaut hat. Die Dokumentation dazu ist zwar sehr umfangreich (es gibt die inneren Schaltpläne der CPU) besteht aber aus häßlichen Scans und ist natürlich in russisch. Russisch mußte ich zwar in der Schule mal lernen, habe das aber zu 95% vergessen weil nicht gebraucht. Ess fällt mir also schon schwehr da die richtigen Infos zu finden. Freilich gibt es Zeitdiagramme, aber da müßte ich erst mal Zahlen dran schreiben. Das heißt: es ist lange nicht so konkret das ich Aussagen über funzt oder nicht machen könnte, zumal der Schaltungsteil mit dem DC003 zu den grundsätzlichen Notwendigkeiten gehört die erfüllt werden müssen damit sich das Teil überhaupt meldet. > zu 4) Das war dann dein Ansatz und ich habe dir immer und immer wieder > versucht, klar zu machen, dass das ein Holzweg ist. Ja, das hast Du, Du hast nur nicht damit raus gerückt warum und das ist doch das was ich wissen wollte. Ich will doch nicht bei jedem weiteren Gatter fragen ob das vielleicht funktioniert sondern was dabei lernen. Eine Formulierung Deinerseits wie etwa "..weil sich das Ganze durch die Rückführung nicht mehr vorhersehbar verhalten wird" oder so klänge völlig anders als "Du willst nicht hören, das funktioniert nicht, probiers doch aus" .. und das immer wieder. Das war es was ich mit sachdienlichen Informationen oder Hinweisen gemeint habe. > zu 2) Habe ich etwas später in den Raum geworfen, wohl wissend, dass das > auch problematisch ist, da Latenzen entstehen, von denen die Auswirkung > auf die Schaltung nicht bekannt ist. (und von falschen > Timinganforderungen ausgegangen bin). > zu 3) Die Lösung, die naheliegend und einfach ist, von der ich aber > keine Lust mehr hatte, sie zu posten und mich der Gefahr auszusetzen, > angemacht zu werden, weil sie nicht 100%ig deiner Anforderung, alles in > das PLD zu packen, entspricht. > > Deine Anforderung war, diese gegebene Schaltung mit dem gegebenen PLD > nachzubilden. > Wie du siehst: Lösungen 1,2 und 4 sind alle mit einem "aber" behaftet > und daher nicht als DIE Lösung zu sehen, die das Verhalten deiner > vorgegebenen Schaltung 1:1 betriebssicher und reproduzierbar wiedergeben > können und Lösung 3 kommt ohne ein weiteres Bauteil nicht aus. > Vielleicht ist das der Grund, warum du ein paarmal "geht nicht (unter > den gestellten Bedingungen)" gehört hast. > Was aber nicht heißt, dass es für dein schaltungstechnisches Problem > keine Lösung gibt. Sie wird nur immer ein Kompromiss sein aus "passen > die Timings noch bei einem synchronen Design", "bekomme ich das > selbstgebaute Register zufällig stabil" und "akzeptiere ich ein > zusätzliches Bauteil". > > Welchen dieser Kompromisse du eingehen möchtest, musst du dir selber > beantworten. Oder darauf hoffen, dass doch noch jemand eine erleuchtende > Idee hat, die deine Schaltung 1:1 abbildet.. > > So, ich denke, ich habe es jetzt wieder auf die Sachebene > heruntergebracht und vielleicht konnte ich dir sogar tatsächlich helfen > und dir klar machen, dass es nicht meine Absicht war, dir überheblich > gegenüberzutreten. Ok, akzeptiert. Hier unten gefällt es mir auch besser :-) Nochmal zu den Bedingungen: Ich habe nie erzählt das z.B: ein externer 7474 nicht in Betracht kommt oder das ein 1:1 Ersatz für den DC003 dabei heraus kommen soll. Der DC003 ist doch auch nicht der einzige Baustein des "Chipkits" der da benötigt wird die Uarts an den Bus zu klemmen. (Das Thema UART ist bei der PDP11 sowieso eine Krankheit, die verwendeten Bausteine sind in keiner Weise programmierbar, das ist Alles Hardware. Es gibt jeweils 8 parallele Ein- und Ausgänge für die Daten am Uart und zusätzliche E/A für den Status und das serielle Format, daraus muß man Register für die CPU bauen, alles mit Gemüse) Ich kann durchaus erstens Funktionalität aus dem PLD auslagern und ich kann Teile der Funktion anderer Bauelemente einfügen. Das ALLES stand hier zur Diskussion. Deswegen war meine Frage ob ich so undeutlich rede auch zumindest zum Teil ernst gemeint. Ich hatte aber auch den Eindruck das über die ganze Sache als Solches die Nase gerümpft wird, das Ganze ist nichts als ein Spielzeug, aber es ist doch nicht schlechter als LED Cubes oder so..? Ich weiß nicht ob ich in der Lage bin das Ganze auf synchrone Logik umzusetzen. Was kann ich am besten zur Simulation verwenden und wie kriege ich die Bus-Zeitdiagramme in diese hinein? @bko: "Mein Name ist Lohse, ich kaufe hier ein." Das ist Beides aus "Papa ante Portas". https://www.youtube.com/watch?v=pAyo7I_NQXc Gruß, Holm
Holm Tiffe schrieb: > Was kann ich am besten zur Simulation verwenden und wie > kriege ich die Bus-Zeitdiagramme in diese hinein? Wird hier erklärt: https://www.youtube.com/watch?v=9kmpTpd1bM4
...das Video kenne ich schon, aber es ist ein Unterschied ob ein einen Zähler bis 4 oder die gesamte Interruptbehandlung einer PDP11 CPU da simulieren soll. Na gut, ich werde mich damit befassen.. Gruß, Holm
Ideenskizze: Man könnte das asynchrone SET durch ein synchrones SET nachstellen: -Statt an GND liegt D an einem OR -vor dem C-Input einen Multiplexer MUX -etwas logic die, wenn sonst SET aktiviert wird (wohl das signal vor dem VECRQSTB Ausgangstreiber) Über ein '1' an dem OR D auf '1' bringt und über den MUX den C-Takt nachgeneriert. Den Sonderfall das SET und CLR gleichzeitig aktiv sind müsste man auch noch bedenken. Dann hätte man das FF mir asynchronen SET/CLR und synchronen CLR in ein D-FF mit asynchronenen Reset umgewandelt - das sollte ja die Bibliothek hergeben. MfG,
An sowas in der Art hatte ich auch schon gedacht, (wenn ich deine Beschreibung richtig interpretiere) aber dann wieder verworfen, weil man ja eigentlich nur über Laufzeiten den Takt knapp dem SET "nachschiebt". Das ist natürlich so ne Sache, wo man schon sehr genau hinschauen muss, dass man die Latenz durch die Logik so groß macht, dass es am Register keine Setup-Zeit-Verletzung gibt. Die ganze Sache steht und fällt damit, dass die Laufzeiten durch MUX und OR so zusammenpassen, dass erst die Daten anliegen und dann der Takt kommt. Kann funktionieren, oder auch nicht. Und das kann nach jedem Synthetisieren anders aussehen (es sei denn, man nagelt den Synthesizer komplett mit KEEPs etc fest). Und selbst dann kann es noch passieren, dass es im Sommer plötzlich nicht mehr tut, wenn es draußen wieder wärmer wird ;-) Wie gesagt, ich habe auch schon darüber nachgedacht, "künstliche" Takte durch bewusst herbeigeführte Glitches und / oder Skews zu erzeugen und so eine Art Asynchronität zu simulieren. Aber Die Idee fand ich dann genauso "eklig" wie das selbstgezimmerte FF aus Gattern. Oder habe ich deinen Ansatz falsch verstanden?
Hehe Gurus, kann ich irgendwie helfen, z.B. das ich evtl. Schaltungsteile ausprobiere? Natürlich ist das dann aber auch wieder was Anderes als die komplette Schaltung... Gruß, Holm
Holm Tiffe schrieb: > Natürlich ist das dann aber auch wieder was > Anderes als die komplette Schaltung... Genau das ist das Problem, wenn man mit irgendwelchen laufzeitabhängigen Funktionen arbeitet. Du probierst es isoliert aus und es kann sein, es tut, und dann packst du es in den Rest der Schaltung, der Synthesizer optimiert und es tut wieder nicht. Da müsstest du es isoliert probieren, mal föhnen und mit Eisspray dran und wenn es dann so tut, notieren, welche Markozelle exakt wie verschaltet wurde und dann den Synthesizer mit z.B. Keep und Locate Attributen dazu zwingen, diesen Schaltungsteil exakt wieder so zu platzieren. Und selbst dann kannst du dir nicht sicher sein, dass es tut, weil die Signale, mit denen du dieses Konstrukt fütterst, mit Sicherheit andere Timings haben, als wenn du sie zum Testen einfach direkt auf Pins geroutet hast. Aber das läuft halt auf das raus, was ich ganz am Anfang schon sagte: Einfach ausprobieren. Doch dann würde ich das vorzugsweise mal mit dem von dir vorgeschlagenen Abbild eines D-FF mit Gattern testen. Da hast du den Vorteil, dass du damit 1:1 das FF der Schaltung substituieren kannst, ohne dir noch Gedanken um zusätzliche Logik drumrum machen zu müssen. Aber wie gesagt, wenn das zuverlässig funktioniert, dann hast du einfach nur Glück gehabt und fasst es am besten nie wieder an ;-)
Ich weiss nicht genau ob es helfen würde aber ein pdp-11/45 war nur mit ttl und proms realisiert. Könnte es sein daß ein teil davon genau macht was du suchst, oder? Man musste noch das richtige Blatt finden... wo krigt man so ein K1801?
Die 11/45 ist eine UNIBUS-Maschine, hier geht es um LSI11 bzw. QBUS. Da ist alles sehr anders: gemultiplexter Daten/Adressbus, andere Steuersignale usw. Sonst könnte er ja einfach die Interrupt-Mimik von der DL11 abkupfern.
@Schlumpf: Ja, das war mir indessen schon alles klar, deswegen ja auch die Anmerkung das sich das Ganze in der kompletten Schaltung dann eventuell anders verhält. Ich werde mal versuchen aus der Doku in den nächsten Tagen konkrete Zeitabläufe rauszudröseln, also die die Int-Annahme betreffen, so das mir selber klar wird welche Zeitbedingungen da konkret herrschen. Freilich, das Ganze is ein Q-Bus. @Ale: Die Dinger gibts in der Bucht, von den 1801VM2 habe ich 2 Stück in PDIP40 Gehäuse, aber es gibt einen 1806VM2 als CMOS Version in einem SMD-Gehäuse mit geraden Anschlußpins nach allen Seiten im 1mm Raster, 64 polig. Bucht:131200365911 10 Euro und 7 Versand, das ist sogar die schicke Keramikversion. Man sollte drauf achten das unter dem Date-Code keine einzelnen oder 2 Punkte sind.. das ist die russische Art Typen mit geringerer Taktfrequenz zu kennzeichnen. Die Plastikteile gabs mal paarweise für 8 Euro. Ich habe aber auch einen (Mail-) Freund in Moskau und es gibt da einen Händler bei dem man solche Teile noch relativ günstig einkaufen kann und ich habe vor demnächst über ihn wieder mal einzukaufen. In der Bucht gibts auch den halb so schnellen 1801VM1 (380993522876) mit dem Ding haben die Russen auch Heimcomputer gebaut (BK0010 Serie), so ein Ding habe ich auch (BK0010-01). CPU mit ähnlicher Leistungsfähigkeit wie ein 286er aber mit beschissener Grafik und Sound, das ist das was die Russen selber drüber denken. Auf BK0011 laufen auch RT11 kompatible Systeme. Die Dinger sind aber in der Bucht völlig überteuert, genauso die Schulcomputer UKNS bzw. UKNZ mit jeweils 2 Stück 1801VM2. Die 1801VM3 wurde wohl nur in "kommerziellen" Produkten eingesetzt (DVK3), die haben eine MMU und können 4 MB adressieren, allerdings gibts wohl kleine Unterschiede in der MMU zum J11, so richtig klar ist mir das nicht, Oleg (pdp11.ru) hatte daran geforscht und wohl auch irgendwie Erfolg, muß ihn noch mal fragen.. Natürlich gibts auch direkt J11-kompatible CPUs. Die Russen haben so ziemlich Alles gebaut, einfach mal auf 155la3.ru informieren (durch Übersetzer ansehen). Für ganz hart interessierte lade ich gerade die Innenschaltung des 1801VM2 auf den Webserver: http://www.tiffe.de/Robotron/PDP-VAX/russisch/K1801VM2/ Vorsicht die Bilder sind sehr groß. Es gibt natürlich auch Unterlagen zum Bus Zeitverhalten etc, aber halt alles russisch und das habe ich so gut wie nicht mehr drauf. Dadurch das es Scans sind hilft auch kein Translator wirklich. @Sinus-Tangentus: Ja, aber es gibt auch zu Fuß aufgebaute Q-BUS SLUs von DEC sowie Unterlagen dafür. Ich müßte da noch mal forschen. Ich habe ja auch eine Elektronika E60, also eine russische LSI11-03. Die Terminal-SLU (Serial Line Unit) ist da eine doppelte Q-BUS Karte (4 Stecker-Slots) und besteht vollständig aus TTL, also auch die UART selbst. 3 solcher Karten habe ich repariert und auch die Pläne dazu. Das E60 Platinenformat und die Stecker entsprechen etwa einem 10% in Länge und Breite vergrößerten Q-Bus Korb, die direkten Steckverbinder sind aber auch noch metrisch... Eine DEC PDP11 Speicherkarte mit Adapter funzt aber in der russischen E60 :-). Die Registeradressen der Peripherie sind auch alle identisch. Gruß, Holm
Auf diese Russische pdp-11 kompatibel bin ich vor einige Zeit gestoßen, wusste nicht daß man es dort kriegen konnte :). Ein mit MMU wäre echt super !. Aber brauche ich es ? Ich habe doch ein pdp-11/34 in Verilog... nicht das gleiche aber... und braucht so 40 % von einem MachXO2-7000 :) Auf diese tiffe Seite gibts Schaltpläne und SW für die BK010 !.. man könnte ganz gut es nachbauen :)
Ja, Alejandro,... wer braucht es. Ich brauche nicht mal das FPGA, das kann ich Alles inklusive Platten und anderer Hardware auf einem PC emulieren mit deutlich besserer Performance als das Original, jede modernere CPU kann das. Es ist nur Hobby und Spaß an der Sache. BTW: Diese "tiffe Seite" ist mein Webserver, eine Art Daten-Müllhalde.. Ich habe einen BK0010-01 im Original, muß den also nicht nachbauen :-) Gruß, Holm
Ja man kann alles emulieren, aber es ist nicht das gleiche. Mir geht es ob ich so eine Maschine FPGA basiert machen soll oder mit einem echten processor. Eine MK90 wäre auch schon was nettes zu bauen...
Was hat eine FPGA basierende Maschine für Vorteile gegenüber einer Emulation und was sind die Vorteile einer "echten" Maschine? Ich habe mir das doch weiter oben auch schon angehört, ich will einen "echten" SBC bauen und nicht einen von anderen entwickelten PDP11-Core in einem FPGA laufen lassen. Für Den MK90 brauchst Du noch die Software. Selbst wenn ich die hätte wäre es immer noch naheliegender für mich diese auf einem Emulator z.B. in einem Smartphone laufen zu lassen als zu versuchen den originalen Rechner nachzubauen (wer feilt die Tasten?) Gruß, Holm
Ich habe gesehen daß man eine Tastatur aus Plexiglas (o. ä.) fertigen lassen kann, gelasert. Mit so kleinen Schaltern könnte es funktionieren. Ich werde es diese Woche schon probieren, weil ich was bestellt habe. Mal sehen wie es läuft :).
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.