Gast
#4205727
Hallo, in meiner Bachelorarbeit geht es unter anderem darum,einige digitale Schaltungen in VHDL für ein Altera FPGA zu beschreiben. Die Simulation der jeweiligen Schaltung erfolgt mit ModelSim. Nun zu meiner Frage: Gibt es neben der bescheidenen Funktion, das gerade angezeigte Bild zu speichern, weitere Möglichkeiten die Ergebnisse als Signalverlauf anschaulich für eine wissenschaftliche Arbeit zu exportieren? z.B mit GnuPlot oder so? Vielen herzlichen Dank!