Forum: FPGA, VHDL & Co. Datenexport aus ModelSim


von FPGA-Mann (Gast)


Lesenswert?

Hallo,

in meiner Bachelorarbeit geht es unter anderem darum,einige digitale 
Schaltungen in VHDL für ein Altera FPGA zu beschreiben. Die Simulation 
der jeweiligen Schaltung erfolgt mit ModelSim.
Nun zu meiner Frage: Gibt es neben der bescheidenen Funktion, das gerade 
angezeigte Bild zu speichern, weitere Möglichkeiten die Ergebnisse als 
Signalverlauf anschaulich für eine wissenschaftliche Arbeit zu 
exportieren? z.B mit GnuPlot oder so?

Vielen herzlichen Dank!

von VHDL-Altling (Gast)


Lesenswert?

Als PDF Printen fällt mir noch ein. Ob man die WAVE-liste noch irgendwie 
anschauen kann, weiss ich nicht.

von Student (Gast)


Lesenswert?

Ich habe in meiner Bachelorarbeit irgendwelche VHDL-Funktionen zum 
Datei-beschreiben verwendet, glaube ich. Modelsim selbst kann gar nix, 
denke ich...

von Student (Gast)


Lesenswert?

in ner Testbench hab ich gerade noch was gefunden (Signal muss halt in 
der Testbench zugägnlich sein, oder du packst halt das Zeug testweise in 
die eigentlichen Dateien)
1
    saving : PROCESS(clk)
2
        FILE out_file : text OPEN write_mode IS "out"&".txt";
3
        VARIABLE outline : line;
4
        VARIABLE i : integer;
5
        VARIABLE chr : character := ht;
6
    BEGIN
7
    if(rising_edge(clk)) then
8
           i := to_integer(unsigned(out_1));
9
           write(outline, i);
10
            write(outline, chr);
11
            i := to_integer(unsigned(out_2));
12
            write(outline, i);
13
            write(outline, chr);
14
            i := to_integer(unsigned(out_3));
15
            write(outline, i);
16
            write(outline, chr);
17
            i := to_integer(unsigned(out_4));
18
            write(outline, i);
19
            write(outline, chr);
20
            i := to_integer(unsigned(out_5));
21
            write(outline, i);
22
            writeline(out_file, outline); 
23
    end if;
24
    END PROCESS;

von Schlumpf (Gast)


Lesenswert?

FPGA-Mann schrieb im Beitrag #4205727:
> anschaulich für eine wissenschaftliche Arbeit zu
> exportieren?

Was ist anschaulicher, als ein Bild?
Also WIE hättest du die Daten gerne in deiner Arbeit dargstellt?

von VHDL hotline (Gast)


Lesenswert?

Schlumpf schrieb:
> Also WIE hättest du die Daten gerne in deiner Arbeit dargstellt?

Steht ja da, mit GnuPlot. Ich hätte manchmal auch gern die Möglichkeit, 
da bestimmte Signal bereichsweise anders einzufärben, mit Hinweisen zu 
markieren usw. Dafür bräuchte man aber, wenn man nicht gerade 
umständlich das für eine A4-Seite normalerweise zu breite Exportbild 
bearbeiten möchte, eine Art Rohdatenformat der Waveform (hat man ja 
eigentlich mit der wlf), welche sich aber einfach in z.B. GnuPlot 
importieren lässt. Was fertiges ist mir da auch nicht bekannt.

Was Modelsim bietet und man in einer Abschlussarbeit noch grafisch 
darstellen könnte, wären coverage Sachen, also z.B. der "Beweis", dass 
alle states und Zustandsübergangänge einer Statemaschine simuliert 
wurden.

von Ottmar (Gast)


Lesenswert?

Für die numerische Ausgabe von Signalverläufen gib es in msim die 
"List".

Ähnlich wie bei waves: signal -> add to list

Einfach wie gewünscht formatieren und abspeichern.
Die Formatierung selbst lässt sich auch abspeichern.

Aber Vorsicht!
Modelsim ist eventorientiert. Das hat zur Folge das wenn sich ein 
Datenwort sich über mehrere cycle nicht ändert der Wert auch nur einmal 
in der List landet.
Es empfiehlt sich also einen Taktbezug einzuführen. Das geht am besten 
über Tools -> List Preferences.. -> Trigger Gating. Dort kann man dann 
z.B. clk'rising angeben. Damit lassen sich auch weitere filterungen der 
Daten erreichen z.b. mit enable Signalen.

von Schlumpf (Gast)


Lesenswert?

Oder als PS drucken und dann editieren...

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.