Was bedeutet +10'd64 in Verilog?

[Heiopei 73 (Gast)]

Hi,
ich versuche einen Verilog-Code zu verstehen.
Was bedeutet +10'd64   ?

Ich vermute es wird 64 dezimal zu einem [49:42] also 8 Bit Wert dazu 
addiert.
Aber wozu das 10'    ?

Sorry bin absoluter Verilog und VHDL Anfänger...

[Burkhard K. (buks)]

Heiopei 73 schrieb:
> Was bedeutet +10'd64   ?
>
> Aber wozu das 10'    ?
>
Das ist die Vektorbreite - also 10 Bits. Bei einem I2C-Controller kann 
das z.B. so aussehen:

reg [4:0] stage;
reg [7:0] sclk_divider;
reg clock_en = 1'b0;
reg sdat = 1'b1;
reg [2:0] acks;
...
always @(posedge clk) begin
    if (start) begin
        sclk_divider <= 8'd0;
        stage <= 5'd0;
        clock_en <= 1'b0;
        sdat <= 1'b1;
        acks <= 3'b111;
...

Gruß,
Burkhard (der auch kein Verilog kann)

[Heiopei 73 (Gast)]

Burkhard K. schrieb:
> Das ist die Vektorbreite - also 10 Bits.

Vielen lieben Dank!   :-)

[Trundle Trollkönig (Gast)]

10'd64 =

Die Dezimalzahl 64 in maximal 10 bit geschrieben... mehr bedeutet das 
erstmal nicht!  => 00 0100 0000
Das kann der Initialwert eines Registers sein aber auch ein 
festverdrahteter Parameter.

[Da D. (dieter)]

Burkhard K. schrieb:
> Das ist die Vektorbreite - also 10 Bits

Trundle Trollkönig schrieb:
> 10'd64 =
>
> Die Dezimalzahl 64 in maximal 10 bit geschrieben...

Das ist wue damals in der Schule... Nachdem jemand die richtige Anwort 
gegeben hat, melden sich die Streber und geben die gleiche Antwort 
nochmal, und wollen dann ne gute Note in "mündlicher Beteiligung" dafür 
haben...