PL <--> PS: AXI nachträglich möglich?

[Beginner90 (Gast)]

Hallo!

ich habe ein FPGA-Projekt auf einem ZEDboard von mir fast abgeschlossen.

Dieses Projekt beinhaltet ein 65536x32Bit BRAM, 256x32 Bit ROM, VGA 
controller usw...

Nun wollte ich mein Design erweitern. Denn ich muss nun einige 
Divisionen durchführen.

Da dachte ich mir, ich koennte diese ja auf dem ARM von dem ZEDboard 
durchführen.

Bisher habe ich noch keinerlei Erfahrung mit MircoControllern...

Bisher habe ich mir ein paar Tutorials angeschaut, wie man die PS mit 
der PL von dem ZedBoard verbindet und habe zum test in Vivado auf der 
PL-Seite ein Multiplier Modul in VHDL designed. Auf der PS-Seite sende 
ich die Inputs von für den Multiplier und empfange den Output des 
Multipliers. - Das funktioniert so auch schon ganz gut.

Aber wenn es jetzt ans Eingemachte geht, sprich, wenn ich mein 
komplettes VHDL Projekt (entworfen in XILINX ISE) nun in das VIVADO 
implementieren moechte, bin ich mir unsicher, ob das alles so problemlos 
geht, oder ob ich nun zum Beispiel meine selbstentworfenen RAMs 
entfernen muss, um diese mit den IP-Blocks von Vivado zuersetzen, um sie 
dann via AXI bus zur PS zu verbinden....

Habt ihr Erfahrung damit und könntet mir da bitte erwas behilflich sein?

Danke schonmal.

[Hans-Georg L. (h-g-l)]

Warum erzeugst du nicht einfach ein neues Vivado Projekt mit Import 
deines ISE Projektes und schaust dir den Unterschied an ?.

[Duke Scarring (Gast)]

Beginner90 schrieb:
> Nun wollte ich mein Design erweitern. Denn ich muss nun einige
> Divisionen durchführen.
Ich glaube es ist schenller eine Division in VHDL zu impelemntieren, als 
die Entwicklung einer Übertragung zum Prozessor + Software + 
Rückübertragung des Ergebnisses.

Duke