Buck-Boost (Sepic) LTC1624 Schaltregler - Fragen zu Layout und Bauteilauswahl

[Tom S. (year2525)]

Ich habe einen Buck-Boost Schaltregler in Anlehnung an das Datenblatt 
und diverse Beiträge hier im Forum entworfen.

Ich beschäftige mich privat und beruflich seit vielen Jahren mit 
Digitalelektronik, meine Kenntnisse im Bereich Schaltregler sind jedoch 
begrenzt.

Mir ist bewußt das ein gutes Schaltregler-Design viele Faktoren 
berücksichtigen muss, die teilweise auch im Widerspruch zueinander 
stehen.
Deswegen wollte ich hier mal meinen Entwurf vorstellen mit der Bitte an 
die Experten um Prüfung und Hinweise.

Mir ist klar dass ein Buck-Boost Schaltregler nicht den besten 
Wirkungsgrad hat, angesichts des angestrebten Eingangsspannungsbereiches 
wäre das aber ok für mich.

Meine Parameter bzw. Ziele sind:
- Eingangsspannung 4-20V (hauptsächlich 16V, aber wenn die Netzspannung 
ausfällt sollen ein paar Akkus mit minimal 4V für begrenzte Zeit 
einspringen)
- Ausgang 5V / 2,5A max. (momentan ca. 1,5A + Reserve)
- Dauerbetrieb über viele Jahre möglichst ohne Störungen (deshalb habe 
ich versucht möglichst hochwertige Bauteile auszuwählen, auf ein paar 
Euro kommt es nicht an)
- gut gefilterte Ausgangsspannung (Last: Einplatinencomputer, 
Mikrocontroller, Digitalelektronik)
- möglichst kleine Abmessungen der Platine
- kleine Stückzahl (<5)

Das Modul soll in Hutschienengehäusen neben anderer Elektronik zum 
Einsatz kommen, deshalb die längliche Bauform.
Momentane Abmessungen 68x25 mm.

Meine Auswahl der wichtigsten Bauteile im Schaltregler:

Elkos: Panasonic SVPF
Eingang
http://de.farnell.com/panasonic-electronic-components/35svpf82m/alu-elko-82uf-35v-smd/dp/2354811
Koppel-C
http://de.farnell.com/panasonic-electronic-components/50svpf39m/alu-elko-39uf-50v-smd/dp/2354814
Ausgang
http://de.farnell.com/panasonic-electronic-components/25svpf180m/alu-elko-180uf-25v-smd/dp/2354800
Für alle Bauform E12 ausgesucht wegen Robustheit und hohem ripple 
current.

MLCC Kondensatoren:
http://de.farnell.com/murata/grm31cr71h475ka12l/kondensator-mlcc-x7r-4-7uf-50v/dp/1735545

Spulen:
http://de.farnell.com/wurth-elektronik/7447798271/spule-1064-bauform-27uh/dp/1800291

Diode:
http://de.farnell.com/vishay-semiconductor/vs-mbrs360trpbf/schottky-diode-3a-60v/dp/9101276

Mosfet:
http://de.farnell.com/international-rectifier/si4410dytrpbf/mosfet-n-kanal-30v-10a-8soic/dp/2097997

Ausgangsfilter:
http://de.farnell.com/wurth-elektronik/7427512/ferrit-perles-smd-5-loch/dp/1635783


Wenn ich das ganze aufgebaut habe könnte ich hier Messwerte zum 
Wirkungsgrad über verschiedene Eingangsspannungen und Ausgangstöme sowie 
von der Restwelligkeit posten.

Mit der Option "Output Derived Boost Voltage" plane ich ebenfalls eine 
Messung in welchem Maße diese den Wirkungsgrad verbessert.


Zusätzlich zur Bitte um allgemeine Hinweise habe ich folgende konkrete 
Fragen:

1. Ist das Layout so ok?

2. C2, 7, 9 keram. MLCC 4,7u parallel zu den Elkos, ist das ok so? Ich 
habe mehrfach gelesen dass eine solche Parallelschaltung empfohlen wird.

3. C6 100p Platzierung, eher nahe am Widerstands-Teiler oder direkt am 
LTC1624?

4. Ein Teil der Verluste wird verursacht durch den Spannungsabfall an 
D2, MBRS360. Gäbe es da eine noch bessere Wahl mit kleinerer 
Durchlassspannung?

5. Massefläche auf Unterseite, dazu habe ich widersprüchliche Meinungen 
gelesen, u.a. wegen möglicher Störabstrahlung. Soll ich die Unterseite 
mit der dargestellten Massefläche versehen oder ganz darauf verzichten?


Vielen Dank im Voraus für Eure Hilfe.

Grüße Tom

[Hans (Gast)]

Jetzt nurn nen Schnellschuss, aber guck dir nochmal die Pinbelegung 
an...ich meine mich zu erinnern das der SW der Output ist...nicht Sense

[Tom S. (year2525)]

Hallo Hans,

bei einem Buck-Boost (Sepic) Schaltregler ist die LTC1624 Beschaltung 
anders, siehe Datenblatt Seite 15. SW hängt in diesem Fall an Masse. Die 
Schaltung sollte so korret sein.

http://www.farnell.com/datasheets/1713911.pdf

Grüße Tom

[Hans (Gast)]

Vgl. mal hiermit 
http://www.lothar-miller.de/s9y/categories/40-Layout-Schaltregler

Sonst halt wie immer: Keine Massefläche unter der Spule (bzw. vom 
schaltenden Ausgang bis Spule)

PS: Wenn du bei Layout_oben noch die Bauteilenamen einblendest, gucken 
sicher mehr Leute mal drüber. Ist halt anstrengend immer zwischen drei 
bis vier Bildern zu wechseln.

[Robert T. (tillule)]

Ich gehöre so garnicht zu den Experten, bin aber gerade selber an einem 
Buck-Boost-Wandler zugange.

OS-CONs sind recht resistent was das Altern angeht - dennoch könnte man 
bzgl. Wärmeentwicklung und Wirkungsgrad FET und Diode ein wenig pimpen; 
es gibt im PowerPak-So8 Gehäuse mit geringeren Rds-Werte (SiR404DP zB) 
und Dioden mit geringerem Vf (zB VS-MBRS130L-M3).
Gut von Hand zu löten, wenn man die Pads seitlich weiter rauszieht und 
für den Kolben zugänglich macht.

Stromführung und GND-Layer: 2.5A ist wahrscheinlich keine böse Größe. 
Rechtsseitig des Schaltreglers gehts alleinig darum, den Strom 
weiterzutragen, sodass ich wenig Nutzen in einem ungenutzten Masse-Layer 
auf der Unterseite sehe. Diese Fläche könnte man auch für die 
stromtragenden Signale nutzen.

Polygone auf dem TOP-Layer können soweit aneinenader angrenzen, wie das 
Fertigungsverfahren dies erlaubt - wozu der 3mm-Spalt?

Ansonsten was EMV angeht, ist dieser Beitrag vllt. von Interesse:
>Am Beispiel eines Buck Converters mit SMD Drossel erklärt:
>
>SMD Drosseln haben große Anschlusspads. Leiterbahnen / Masseflächen
>unter diesen Pads erhöhen faktisch die Kapazität und führen zu höhere
>Störströmen und mehr Verlust im Halbleiterschalter.
>
>Das Betrifft beim Buck aber nicht beide Seiten der Spule gleichmäßig.
>Eine Seite wird geschaltet, die andere liegt relativ ruhig über den
>Ausgangskondensator auf einem stabilen Potential.
>Bereits flächig unter dem 'Ausgangspad' kann also bereits eine
>Massefläche.
>Die unruhige Seite, also Ausgang des Regler ICs sollte so wenig
>Kapazitätsbelag haben wie möglich, daher keine Massefläche vom Regler
>bis zur Spule (und Diode) und auch alles an Leiterbahnen fernhalten die
>empfindich sind oder Störungen weitertragen.
>Die unruhige Seite der Spule sollte der Wicklungsanfang sein (markiert
>mit Punkt) da der innen liegt und so die Wicklung selbst schon
>Schirmfunktion ausübt.
>
>Die direkte Abstrahlung ist bei kurzen Leitungen nicht so das Problem.
>Das meiste breitet sich Leitungsgebunden aus bis es endlich eine
>Leiterbahn gefunden hat die so lang ist das sie als gute Antenne taugt.
>Daher dicht am IC abblocken und Ausbreitung verhindern.
(Beitrag "Schaltregler Layout - Stromschleifen - GND-Layer")
^^Hab mir das DB Deiner Spulen nicht angeschaut, aber könnte je nach 
Lage der Symmetrieachse der Spule zum Tragen kommen.

Bin wie gesagt kein erfahrener was Schaltwandler angeht, aber genannte 
Punkte könnten ja vielleicht trotzdem helfen.

Lieben Gruß
Robert

[Alexx (Gast)]

Bei SEPIC-Wandlern nutzt man gekoppelte Induktivitäten, wegen besserer 
Eigenschaften. Also L1 und L2 als Doppeldrossel. Bei Würth, Digikey 
(oder dem allseits beliebten Schrottvermarkter) kucken...

[Hans (Gast)]

Alexx schrieb:
> Bei SEPIC-Wandlern nutzt man gekoppelte Induktivitäten, wegen besserer
> Eigenschaften. Also L1 und L2 als Doppeldrossel. Bei Würth, Digikey
> (oder dem allseits beliebten Schrottvermarkter) kucken...

Wollte ich auch erst schreiben, hab aber nochmal ins Datenblatt geguckt 
und da steht explizit drin das es auch mit Einzelnen genauso gut geht.

[Alfred B. (alfred_b979)]

Hans schrieb:
> Datenblatt

Hä? Wieso denn? Ich dachte, ganz allgemein bei Sepics (oder z.B. auch 
beim Tesla "True Bridgeless") sei es besser (Ripple), die Induktivitäten 
zu koppeln. Als "topologischer Vorteil" halt, unabhängig von 
Datenblättern.
Hab ich falsch gelesen?

[Hans (Gast)]

"The two inductors L1 and L2 can be
independent but also can be wound on the same core since
identical voltages are applied to L1 and L2 throughout the
switching cycle. By making L1 = L2 and wound on the
same core the input ripple is reduced along with cost and
size. All SEPIC applications information that follows
assumes L1 = L2 = L."

Ich nahm halt an das der Ripple so für ihn Ok ist.

[Alfred B. (alfred_b979)]

Ach so. Gut, dann haben wir beide recht. Also, ich habe mir gemerkt: 
Wenn man ohne viel Aufwand kann, sollte man aus Kosten- und Platzgründen 
(der Kern würde ja durch diese "Ripple Cancellation" viel weniger 
ausgesteuert, und könnte daher zusätzlich zur Ersparnis eines Zweitkerns 
vermutlich auch noch kleiner ausfallen), sowie zwecks evtl. 
Filterersparnis, gekoppelte Spulen nehmen. Oder? Wenn das so stimmt, 
dann freut es mich, im Kopf keinen Unsinn abgespeichert zu haben.

[Tom S. (year2525)]

Wow, in der kurzen Zeit schon so viele Hinweise, vielen Dank!

@Hans, @Alexx
Danke für die Hinweise wegen Massefläche unter der Spule sowie 
gekoppelte Induktivität.
Ich hatte das im Datenblatt auch gelesen mit der Kopplung, aber mir 
nicht so viel Gedanken gemacht. Nachdem ich jetzt etwas mehr gelesen 
habe, u.a. das
http://www.we-online.de/web/de/index.php/show/media/07_electronic_components/toolbox_1/product_training/PPT_Digikey_Coupled_Inductors_for_SEPIC_Converters_updated.pdf
werde ich wohl eine gekoppelte Spule einsetzen, Auswahl ist auch schon 
getroffen:
Würth Component Selector siehe Anhang
ergibt dann diese hier
http://de.farnell.com/wurth-elektronik/744873330/inductor-dd-1280-33uh-20-2-25a/dp/1869706

Ich werde also mit der neuen Spule ein Redesign machen und 
wahrscheinlich morgen hier einstellen.

@Robert
Vielen Dank für die zahlreichen Anregungen. Den Mosfet werde ich 
überlegen einzusetzen, die von Dir genannte Diode hat aber m.E. etwas 
wenig Strombelastbarkeit für meine Parameter. Die Polygone auf dem 
Top-Layer werde ich enger zusammenrücken.
Ausserdem schreibst Du u.a. "sodass ich wenig Nutzen in einem 
ungenutzten Masse-Layer auf der Unterseite sehe. Diese Fläche könnte man 
auch für die stromtragenden Signale nutzen."
Prinzipiell ja, aber in meinem Design passiert die ganze 
Stromübertragung ja auf dem Top-Layer, ich sehe nicht wie ich den 
Bottom-Layer dafür heranziehen könnte? Also sollte ich komplett auf die 
Massefläche im Bottom-Layer verzichten?

Grüße Tom

[Alfred B. (alfred_b979)]

Tom S. schrieb:
> Also sollte ich komplett auf die
> Massefläche im Bottom-Layer verzichten?

Nein, bitte nochmal genauer lesen, wo genau er der Ansicht ist, auf ein 
"weiter durch gehen" der Massefläche verzichten zu können.

[Robert T. (tillule)]

Pardon - das Auswählen der Diode war wohl ein wenig schnellspritzig ... 
nebenbei auf der Abbeid.
http://www.vishay.com/docs/88986/ss3p4l.pdf müsste es tun. Primär wollt 
ich drauf hinweisen, durch welche Größen der beiden aktiven Elemente 
Wärmeenergie eingespart werden kann; nämlich Rds beim FET und Vf bei der 
Diode.

>ich sehe nicht wie ich den
>Bottom-Layer dafür heranziehen könnte? Also sollte ich komplett auf die
>Massefläche im Bottom-Layer verzichten?

Im Bereich deines Reglers gibts es ja ein paar Signale, die einen 
Bottom-GND-Layer für die Rückführung des Signalstromes nutzen können und 
dies auch tun.

Rechtsseitig vom Schaltregler hast du nur noch die Signale, die den 
Strom führen und zwar Deine Ausgangsspannung "unten" (bei Draufsicht auf 
Layout_oben.png) (Strom geht von links nach rechts) rechtsseitig der 
Platine wird dann der Verbraucher angeschlossen und um die Stromschleife 
zu schließen, fließt der Strom nachdem er durch den Verbraucher durch 
is, im "oberen Teil" (bei Draufsicht auf Layout_oben.png) zurück (von 
rechts nach links).
Das tut er an besagter Stelle egal, ob du das GND-Signal auf den 
gesamten BOTTOM-Layer pinselst, oder nur im "oberen" Bereich.

Hier könnte man den nutzbaren Kupferquerschnitt für den ebenfalls 
stromtragenden Ausgangs-Signal-Pfad (unterer Teil der Platine) erhöhen, 
indem man den TOP-Layer nochmal auf den BOTTOM-Layer abbildet und mit 
Vias flächig verbindet.
^^Kann man machen - muss man nicht machen. 2.5A bei 35um Kupferdicke 
macht nicht groß warm:
http://www.pcb-pool.com/download/spezifikation/deu_cmso001_strombelastbarkeit.pdf


Außerdem: C7 und C9 sind Deine LowESR/ESL-Kameraden; denen könnte man 
noch mehr Vias für die Kontaktierung spendieren, damit sie besser zum 
Einsatz kommen.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Hans schrieb:
> By making L1 = L2 and wound on the
> same core the input ripple is reduced along with cost and
> size.
Der Trick bei "reducing cost and size" liegt u.a. auch darin, dass bei 
nicht gekoppelten Spulen der Koppelkondensator den gesamten Strom als 
Ripplestrom abbekommt. Bei gekoppelten Spulen übernimmt der Spulenkern 
einiges der Energieübertragung. Somit kann der Kondensator kleiner und 
billiger ausfallen...

[Tom S. (year2525)]

vielen Dank an Alfred, Robert und Lothar für die weiteren Hinweise.

Ich habe jetzt wie geschrieben die gekoppelte Spule im Einsatz und route 
auch den Bottom Layer jetzt als zusätzliches Abbild des Top-Layers für 
die stromtragenden Pfade, unter Einsatz von extra Vias, so wie im 
Beitrag von Robert geschrieben.

Aus Zeitgründen wird das noch ein paar Tage dauern, aber ich denke Ende 
der Woche stelle ich das neue Layout nochmal hier vor.

Danke & Grüße,
Tom

[Alfred B. (alfred_b979)]

Tom S. schrieb:
> vielen Dank

Gerne. O.<

Lothar M. schrieb:
> Somit kann der Kondensator kleiner und
> billiger ausfallen...

Ach ja - daran hatte ich nicht mehr gedacht. Hätte wohl doch die PDFs 
nochmal lesen sollen, werde ich nachholen.

Eins noch: Ich denke, da Du das alles machen willst, solltest Du mit 
recht hohem Wirkungsgrad rechnen können. Denn diese Maßnahmen führen ja 
auch zu einer Verlustreduktion.

[Tom S. (year2525)]

Hallo,

dank der zahlreichen Hinweise habe ich meine Bauteilauswahl sowie das 
Layout überarbeitet. Die wichtigsten Änderungen gegenüber meinem ersten 
Post oben sind:

- Einsatz einer gekoppelten Spule, Dank an Alexx

- Mosfet mit geringerem Rdson (typ. 3 statt 15 mOhm), Dank an Robert

- Diode mit geringerer Durchlaßspannung (@3A 460mV statt 570mV), Dank an 
Robert

- zusätzliche stromtragende Pfade im Bottom-Layer

Momentane Abmessungen 64x25 mm.


Bauteile
--------

Elkos: Panasonic SVPF
Eingang
http://de.farnell.com/panasonic-electronic-components/35svpf82m/alu-elko-82uf-35v-smd/dp/2354811
Koppel-C
http://de.farnell.com/panasonic-electronic-components/50svpf39m/alu-elko-39uf-50v-smd/dp/2354814
Ausgang
http://de.farnell.com/panasonic-electronic-components/25svpf180m/alu-elko-180uf-25v-smd/dp/2354800

Für alle Bauform E12 ausgesucht wegen Robustheit und hohem zulässigen 
ripple current.

MLCC Kondensatoren:
http://de.farnell.com/murata/grm31cr71h475ka12l/kondensator-mlcc-x7r-4-7uf-50v/dp/1735545

Spule:
http://de.farnell.com/wurth-elektronik/744873330/inductor-dd-1280-33uh-20-2-25a/dp/1869706

Diode:
http://de.farnell.com/vishay-semiconductor/ssa34-e3-61t/gleichrichterdiode-3a-40v-do-214ac/dp/2101198

Mosfet:
http://de.farnell.com/vishay-siliconix/si4164dy-t1-ge3/mosfet-n-kanal-30v-r0026-30a-soic/dp/2335304

Ausgangsfilter:
http://de.farnell.com/wurth-elektronik/7427512/ferrit-perles-smd-5-loch/dp/1635783


Ein Teil meiner Fragen vom ersten Post sind beantwortet, 3 davon möchte 
ich aber doch noch mal explizit stellen:

1. Ist das Layout so ok?

2. C2, 7, 9 keram. MLCC 4,7u parallel zu den Elkos, ist das ok so und 
sind die richtigen ausgewählt? Ich habe mehrfach gelesen dass eine 
solche Parallelschaltung empfohlen wird.

3. C6 100p Platzierung, eher nahe am Widerstands-Teiler (rechts auf der 
Platine) oder direkt am LTC1624 (links auf der Platine), oder völlig 
egal?


Vielen Dank für Eure Hilfe.

Grüße Tom

[Sascha (Gast)]

Rein interessehalber, wofür soll das sein? 5V Ausgang ist ja üblich, 
aber was liefert denn 4-20V am Eingang?

[Tom S. (year2525)]

Edit zur Schaltung:
Der Text "L1,2: 2x Würth..." ist obsolet und gehört gelöscht.

@Sascha: siehe ersten Post, Parameter bzw. Ziele

Grüße Tom

[Sascha (Gast)]

Dachte ich mir schon dass 4V ein seltener Fall sein wird. Daher wäre die 
normale Buck-Boost Topologie (siehe MC34063 Datenblatt) besser gewesen. 
Und auch bezüglich Layout und Bauteilen einfacher.

Weiterhin kann man das dann mittels H-Brücke direkt als Synchronwandler 
aufbauen.

Der SEPIC hat einen Vorteil, dass die Eingangsspannung niedriger und 
höher als die Ausgangsspannung sein darf.
Layout, Bauteile und Wirkungsgrad zählen zu den Nachteilen.

Aber schön dass du das hinbekommen hast, ich hab bisher um SEPIC und Cuk 
immer einen Bogen gemacht.

[Robert T. (tillule)]

@T1,D2:
da ginge noch mehr, aber Du willst wahrscheinlich bei vertrauten 
Gehäusen bleiben, daher ist der Punkt abgehakt.

@Blockkondensatoren:
man will den Ripple auffangen und nimmt (wenn ich die Materie richtig 
verstanden habe,) gerne Elkos für das Grobe und Kerkos für das Feine.
Die OS-CON-Elkos haben einen attraktiv geringen ESR, der nahezu an 
Kerkos herankommt, wenn man aber ESR pro Fläche beschaut, verlieren sie 
das Rennen. Dann bremst nicht nur der ESR die Spannungsspitzen dabei 
aus, in den Kondensator zu fließen, sondern auch die ESL bestimmt wie 
groß die Stromänderung pro Zeit in den Kondensator sein darf. 
Diesbezüglich sind (laut Hören-Sagen - das DB schweigt sich aus) die 
OS-CONs Elko-typisch weit schlechter als Kerkos.
Daher zuerst den Kerko so dicht wie möglich ran, dann erst um den Elko 
kümmern.
Zu den Werten bleibt noch zu erwähnen, dass Kerkos an Kapazität 
verlieren, wenn man sie mit einem hohen Gleichstromanteil betreibt.
Gute Kerkos halten ca. 40% ihrer Kapazität, wenn man die Nennspannung 
voll ausschöpft. Heisst für deinen C2, dass wahrscheinlich ca. 70-80% 
der Nennkapazität bei 16V übrif bleibt.
Irgendwo im Netz findet man Kurven - ist bei den maximal 20V 
Eingangsspannung wieder nicht so relevant, aber wollt die Eigenheit der 
Kerkos erwähnt wissen.

@Pads:
No Thermals: Deine Polygone kontaktieren Pads derzeit über schmale 
Stege. Das vereinfacht das Löten ein wenig, weil man nicht die ganze 
Kupferfläche auf Temperatur bringen muss, sondern das Pad ein wenig 
entkoppelt ist.
Bei Schaltwandlern will man Strom und nicht selten auch Temperatur über 
die Polygone führen und für beides sind Thermals scheise.


Wie schon geschrieben, glaube ich wäre Deine erste Version der Schaltung 
auch schon gelaufen ... man kann einen Aufsatz immer nochmal schreiben 
und wird ein wenig Feintuning gewinnen, aber iwann will man ja auch 
veröffentlichen.
Wenn noch nicht passiert, würd ich die Schaltung mit gewählten Werten in 
LT-Spice simulieren, wenn dort alles im Rahmen läuft, kann der 
Kupferschmied die Platine zurechthämmern.

Bonne Chance
Robert

edit:
>3. C6 100p Platzierung, eher nahe am Widerstands-Teiler (rechts auf der
>Platine) oder direkt am LTC1624 (links auf der Platine), oder völlig
>egal?

Nahe an den Vfb-Pin, da so die Störungen auf dem Weg dorthin mit 
weggefiltert werden können.

[Robert T. (tillule)]

>3. C6 100p Platzierung, eher nahe am Widerstands-Teiler (rechts auf der
>Platine) oder direkt am LTC1624 (links auf der Platine), oder völlig
>egal?
Noch hübscher wäre, das Signal hinter D2 in Richtung Controller zu 
führen und dann erst auf den Spannungsteiler (R2/R3) zu geben (C 
hintendran), da ein kleineres Signal prozentual zur Amplitude mehr 
Störungen einfängt.

>Sonst halt wie immer: Keine Massefläche unter der Spule (bzw. vom
>schaltenden Ausgang bis Spule)
Das ist ein Punkt, den ich noch nicht so recht verstanden habe. Da geht 
es zum einen um Kapazitäten (Masse unter Spulenanschlußpad = 
Kondensator), aber auch um das Elektromagnetische Feld, welches die 
Spule um sich rotzt.

>3. keine Leitung und auch keine Massefläche unter der Spule. Denn sonst koppelt
>das Magnetfeld der Spule in die Leiterbahn oder die Masse ein und induziert dort
>Störströme.
(Steht in Lothar Millers Tutorial)
Gleiches müßte auch bei Dir passieren - bei der Masse stört's gewiss; 
wie weit nun die anderen Signale unter Deiner Spule empfindlich sind, 
weiß ich nicht. Ohne komplett zu verstehen, warum was wie ist, würde ich 
die Welt unter der Spule (mit Ausnahme der Pads) naggisch lassen.

[Sascha (Gast)]

Eine SMD-Spule ist letzten Endes eine Zylinderspule die hochkant auf dem 
PCB steht. Magnetfeld um eine Zylinderspule ist bekannt nehme ich an.

Geht das Feld also mitten durch das PCB durch...wenn man es lässt. Wenn 
da Metall ist, werden Ströme induziert.

[Robert T. (tillule)]

Die induzierten Ströme auf der einen Seite und wahrscheinlich ein 
gestörtes Magnetfeld auf der anderen.
Gibt auch SMD-Spulen, die um eine horizontale Achse gewickelt sind - 
gilt dann gleiches?
Die magnetische Flussdichte ist in der Rotationsachse am dichtesten, 
daher wahrscheinlich gleicher Effekt in abgeschwächt.

[Tom S. (year2525)]

@Robert
T1, D2
ja genau, Du hast mich da mit Deinen Vorschlägen auf den richtigen Pfad 
gebracht, ich habe dann selber noch mal etwas gesucht um Rds und Vf 
herunterzukommen.

Danke für die Ausführungen über die Blockkondensatoren. Das bringt 
weitere Klarheit für mich.

Außerdem war der Hinweis mit LT-Spice gut, ich kannte das zwar von 
früher, habe es aber lange nicht eingesetzt. Durch die Simulation habe 
ich einen Überschwinger auf ca. 6V beobachten können, k.A. ob der in der 
Realität auch aufgetreten wäre. Ich habe jetzt ein paar Bauelemente 
wertmäßig optimiert, z.B. habe ich die Spulen von 33u auf 22u 
verringert, was die Regelung wohl etwas schneller macht, außerdem habe 
ich den Koppel-C verringert und plane für diesen keinen Elko mehr 
sondern 2x MLCC in Parallel.
http://de.farnell.com/murata/grm32er71h106ka12l/kondensator-mlcc-x7r-10uf-50v/dp/2362133

Die Idee mit der Signalverlagerung für den Spannungsteiler ist gut, habe 
ich umgesetzt.

Die Flächen unter der Spule habe ich so gut es ging wegrationalisiert. 
Wurde ja auch schon am Anfang des Threads geschrieben, ich hatte das nur 
wegen dem Einbringen der extra Strompfade im Bottom-Layer wieder aus den 
Augen verloren.

Hier mein geänderter Entwurf, ich hoffe der wird immer besser :) 
Allerdings will ich auch mal zum Ende kommen und plane in den nächsten 
Tagen die Platine zu beauftragen.

Danke Euch allen für die vielen guten Hinweise. Wenn das Ding laufen 
sollte werde ich auf jeden Fall noch Werte zum Wirkungsgrad einstellen.

Grüße Tom

[Robert T. (tillule)]

Thermal Pads vllt. noch wegmachen im Strompfad

[Tom S. (year2525)]

Ja, das mit den Thermal pads ist mir klar, ich wollte aus Gründen des 
Lötens nur nicht ganz darauf verzichten.
Werde die Bahnen in den Pads noch etwas breiter machen, z.B. 4x bzw. 6x 
1mm Bahnen pro Pad.
Ich hoffe das diese Maßnahme gegenüber einem Design mit Nicht-Thermal 
Pads annehmbar ist, wobei der Nachweis über den Unterschied vermutlich 
schwer ist. Zumindest von Strom her sollten 4x 1mm Bahn definitiv 
reichen. Für die Wärme schwer zu sagen, aber ich erwarte keine allzu 
große Wärmeentwicklung.

Grüße Tom

[Robert T. (tillule)]

Glaub Du hast im Bereich der Bestückung und der 
Leiterbahnbreiten/-Abstände (von nicht Strom tragenden Signalen) 
unbegründete Ehrfurcht
Wird Dir nicht das Genick brechen - ich frei mich auf baldige 
Messergebnisse

[Tom S. (year2525)]

Ich glaube Du erkennst das an meinen ca. 1mm Abständen zwischen den 
stromtragenden Flächen unten und oben :) Ja, besonders bei den Abständen 
mag ich es einen Tick größer als die Technologie hergeben würde.

Habe jetzt noch ein kleines Redesign gemacht um die Thermalpads etwas 
breiter anzubinden, stelle ich wahrscheinlich morgen noch mal hier ein.

Ansonsten werde ich bald bestellen, aber mit 8 AT + Bestückung + Test 
sowie meiner begrenzten Zeit wird es Ergebnisse nicht vor Mitte März 
geben.

[Robert T. (tillule)]

>Ich glaube Du erkennst das an meinen ca. 1mm Abständen zwischen den
>stromtragenden Flächen unten und oben :) Ja, besonders bei den Abständen
>mag ich es einen Tick größer als die Technologie hergeben würde.
Zum einen und zum andren sind deine Feedback-Signalleitungen (die nicht 
stromführenden) auf dem Bottom-Layer recht grobmotorisch zu Ungunsten 
der GND-Anbindung an die Induktivität (Massefläche unter der Spule & 
Polygonbreite der GND-Anbindung recht geizig).
Manchmal ist grobmotorisches Spacing (Trace2Trace & Part2Part) nur 
unbequem und manchmal schränkt es die Funktion ein.
Völligst io, sich an das "Mögliche" (ist wahrscheinlich eine sehr 
relative Größe) erstmal ranzutasten und die Schwelle nicht überschreiten 
zu wollen.

>Ansonsten werde ich bald bestellen, aber mit 8 AT + Bestückung + Test
>sowie meiner begrenzten Zeit wird es Ergebnisse nicht vor Mitte März
>geben.
Wollte nicht unter Druck setzen, nur Interesse äußern. Mein DCDC-Projekt 
geht erheblich langsamer voran.

Lieben Gruß

[Tom S. (year2525)]

>zum andren sind deine Feedback-Signalleitungen (die nicht
>stromführenden) auf dem Bottom-Layer recht grobmotorisch zu Ungunsten
>der GND-Anbindung an die Induktivität (Massefläche unter der Spule &
>Polygonbreite der GND-Anbindung recht geizig).

Um das richtig zu verstehen, meinst Du ich soll für die Feedback- und 
Gatesignale unten eine kleinerer Breite nehmen und damit versuchen, die 
hellblau eingezeichnete Massefläche breiter zu machen?

Die Signalflächen unter der Spule habe ich schon so weit reduziert wie 
das im jetzigen Layout für mich möglich war. Ich könnte wahrscheinlich 
die Spule etwas nach rechts rücken um die Masseanbindung zu vergrößern. 
Allerdings schiebt das die Drain Fläche unten wieder weiter unter die 
Spule...

[Robert T. (tillule)]

Die markierte Signalverbindung ist ein wenig unglücklich finde ich. 
Spule nach rechts. Dann könnte man das GND-Signal linksseitig rausziehn 
und hätte weniger bis kein Signal unter der Spule (Spule nur in 
Padrichtung kontaktieren). Und wenn die Ausrede kein Platz ist, dann 
würde ich die Bauteile in wenig mehr zusammen schubsen.

@Leiterbahnbreite/-spacing:
Wenn man nun seine stromtragenden Signale als Polygon ausbildet und 
diese auf beiden Layern hat, bleibt idR keine Fläche mehr für nicht 
stromtragende Signale - nennen wir sie mal pauschal Feedback-Signale. 
Also müssen diese Feedback-Signale (idR. auf einem Layer) durch 
stromführende Polygon-Signale durchgeroutet werden.
Wenn ich nun 1mm Spacing von Trace2Trace wähle, versemmel ich mir ein 
wenig mehr Fläche als nötig, die ich sonst für stromführendes verwenden 
könnte.

Ich habe irgendwo hier im Forum mal eine grobe Vorgehensweise gelesen, 
wie ein DCDC zu designen ist. Folgendes ist bei mir hängen geblieben (in 
priorisierter Reihenfolge:
1) kein Kupfer unter die Spule
2) Fläche der Stromschleifen (bis zu den Blockkondensatoren) minimieren
3) kurze Wege für high dV/dt-Signale und diese von Feedback Signalen 
fernhalten (high dV/dt sind primär Gate-Signale oder digitales)

Punkt 2) ist ziemlich arg vom Part2Part-Spacing abhängig. Eine Pinzette, 
mit der Du deine Bauteile anpackst, hat idR. keine Backenstärke von 1mm 
und wenn dem doch so ist, lohnt sich eine Investition für eine 
elegantere.

Punkt 1) kommt mir noch ein wenig ungeklärt vor. Meine Vorstellung war 
immer, dass die größte magnetische Flußdichte im Kern vorhanden ist und 
dass außerhalb des Kernes kein nennenswerter Anteil rumstrahlt. Das 
scheint so nicht zu sein oder wird zumindest von einigen 
DCDC-Design-Göttern so nicht angenommen. (Siehe zB. Lothar Millers 
Tutorial)

Das gelinkte EvalBoard von LT induziert ein magnetisches Feld durch das 
PCB und bewirkt dort (Lorenzkraft => Ladungsverschiebung =>) einen 
Strom. Auf genanntem DemoBoard also zB. genau durch den GND-Steg des 
Bottom-Layers (TOP- und Mittellagen sieht man in dem Bereich nicht).
Nun glaube ich, dass die Leuts von LT nicht die dümmsten Dumpfbacken ans 
Layout setzen, Leute wie Lothar Miller wissen aber idR. auch wovon sie 
sprechen.

Will sagen: ich zweifle nicht an den Göttern (bin ein braver Christ) 
befolge daher das 10. Gebot, verstehe es aber nicht zu 100%

Bin nach wie vor der Überzeugung, dass Deine Schaltung in der aktuellen 
oder letzten Version gut funktioniert.

Lieben Gruß

[Tom S. (year2525)]

Robert, vielen Dank für Deine weiteren Ausführungen.

>Punkt 1) kommt mir noch ein wenig ungeklärt vor. Meine Vorstellung war
>immer, dass die größte magnetische Flußdichte im Kern vorhanden ist und
>dass außerhalb des Kernes kein nennenswerter Anteil rumstrahlt.

Ist das nicht auch ganz stark von der Spule und deren Abschirmung 
abhängig? Z.B. die von mir geplante
http://de.farnell.com/wurth-elektronik/744873220/inductor-dd-1280-22uh-20-2-79a/dp/1869705
ist doch zumindest seitlich und nach oben ziemlich gut abgeschirmt, 
oder?
Die Frage ist ob auch nach unten, ist mir nicht ganz klar.

Auf jeden Fall habe ich aufgrund der Hinweise die Masseanbindung der 
Spule noch etwas verbessert sowie die Feedback-Signale schmaler gemacht. 
Man sieht aber auch in dem einem Bild dass das Drain-Signal im 
Bottom-Layer an der einen Seite leicht unterhalb der Spule durchgeht, 
aber halt nicht in Spulenmitte. Nach der reinen Lehre so wie ich sie 
jetzt verstehe ist das nicht ideal, aber ich glaube ich "riskiere" das 
mal. In dem von Dir geposteten Eval-Board sieht das ja noch viel 
schlimmer aus, andererseits ist es auch "nur" ein Eval-Board.

Ausserdem habe ich bei den Thermal-Pads die Leiterbahnen verbreitert.

Ich glaube ich werde morgen bestellen, bin momentan ganz zufrieden mit 
dem gegenwärtigen Stand des Layouts.

[Robert T. (tillule)]

>Ist das nicht auch ganz stark von der Spule und deren Abschirmung
>abhängig? Z.B. die von mir geplante
>http://de.farnell.com/wurth-elektronik/744873220/i...
>ist doch zumindest seitlich und nach oben ziemlich gut abgeschirmt,
>oder?
>Die Frage ist ob auch nach unten, ist mir nicht ganz klar.
^^da bin ich ähnlich unkundig. Magnetismus im 2. Semester hat mich dazu 
gebracht, von Elektrotechnik auf Maschinenbau zu wechseln.
Ob Kernmaterial und Abschirmung gleichzusetzen ist, weiß ich nicht. Das 
magnetische Feld um eine Spule ohne Kern kann man sich schnell 
ergoogeln. Feldlinien im Kernmaterial gibt's auch nicht wenige Bilder 
von. Interessant wäre nun wie weit das magnetische Feld über das 
Kernmaterial hinaus "strahlt" oder ob es ähnlich einem Lichtwellenleiter 
per Totalreflektion die Strahlung im Kern hält - physikalisch dann eher 
vorstellbar als Träger des magnetischen Flusses der eine schirmende 
Wirkung an der Außenhaut bewirkt.
Wenn das Feld über den Kern hinausgeht, würde man über eine zusätzliche 
Schirmung das magnetische Feld beeinflussen - ob man dann nicht 
irgendwelche gruseligen Effekte hervorruft, die die Spule als 
"Schwungscheibe" der E-Technik komisch agieren lassen ....
Wäre vielleicht einen eigenen Fred wert?!