Hallo ihr Lieben! Ich (kein ETler) versuche mich gerade an meinem 1. Layout mit Eagle und hoffe auf ein wenig Unterstützung. Im Prinzip geht es mir um Tipps, was an dem Layout gut bzw. schlecht ist, um ein Gefühl dafür entwickeln zu können. Es soll ein 2-Layer-Board werden, mit einem Analog- und einem Digitalteil. Im Prinzip kommen 2 µC, 1 SDRam, 1 Ethernet-Phy, 1 parallel angebundener ADC-Wandler und noch eine kleine analoge Schaltung drauf (für den ADC-Input). Zu der angehängten Schaltung (bisher nur SDRam u. Caps), hätte ich gleich ein paar Fragen: Zuerst wollte ich das SDRam unter den µC packen, das ist aber mit den Leitungsführungen gar nicht so einfach, ich habe Probleme mit den Mindestabständen der Vias. Im Endeffekt wandern die Leiterbahnen dann kreuz und quer, macht das dann überhaupt Sinn? Anscheinend sollen die Leiterbahnlängen bzw. -unterschiede zum SDRam bei 90MHz Takt noch nicht so die große Rolle spielen. Rein optisch gefällt mir meine Ausführung aber nicht. Habt ihr hierzu Tipps? Ich habe schon gelesen, dass man den Analog- vom Digitalteil trennen und die Masse an einem Punkt zusammenführen soll. Wie geht man hier bezüglich der Ground-Plane vor? Laut µC.net Artikel soll man mit der Leiterplattengröße und den Bohrungen anfangen. Woher weiß ich denn, wie groß das Board wird, bevor ich die Footprints und Leiterbahnen verlegt habe? Was spricht für bzw. gegen eine Spannungsversorgung (inkl. Reglern) (Analog: +-12V bzw. +-5V; Digital: +5V, +3.3V) auf einem eigenen PCB? Bei einer Ground-Plane ist ja klar, woher die Bauelemente ihre Masse herbekommen. Aber wie verlegt man am besten die Versorgungsspannung für die Bauteile? Der µC hat 15 VDD-Pins. Empfiehlt sich hier eine Sternförmige oder Kreisförmige Verschaltung? Sollte man mit einer gößeren VDD Bahn zum µC fahren und dort einzeln aufdröseln? Und wie schaut es mit VDD für die anderen Bauelemente aus? Kann ich da vom µC mit der VDD-Bahn wegfahren oder besser direkt vom Spannungsversorgungspin der Platine? Grüße Reggie
:
Verschoben durch Moderator
Reginald L. schrieb: > an meinem 1. Layout mit Eagle Ist das allgemein dein erstes Layout. Oder hast du schon 100 ähnliche gmacht und es ist das erste Layout mit EAGLE? > Es soll ein 2-Layer-Board werden Den Ehternet-PHY mitsamt seiner Masseführung und Entkopplung auf 2 Lagen? Gewagt. Sportlich. Mutig. Mein Vorschlag: mach 4 Layer. Sooooo arg viel mehr kosten die nämlich nicht und dann bekommst du es evtl. ans Laufen... > Woher weiß ich denn, wie groß das Board wird, bevor ich die Footprints > und Leiterbahnen verlegt habe? Du selber willst es doch irgendwo einbauen. Also dürftest du am allerehesten die Mechanik festlegen können. Und wenns hinterher "zu klein" ist, ist das eher problemlos... > Zuerst wollte ich das SDRam unter den µC packen Wenn du keinerlei Einschränkungen bei der Größe hast (siehe vorige Antwort), warum dann sooooo arg eng packen? > habe Probleme mit den Mindestabständen der Vias. Welche Technologie willst du denn da einsetzen (min. Leiterbahnbreite, min. Bohrdurchmesser)? Für diese Platine darfst du schon mal ein 0,2mm Via bohren lassen... > Bei einer Ground-Plane ist ja klar, woher die Bauelemente ihre Masse > herbekommen. Autsch, das hatte ich erwartet... Miss mal an ein und der selben Groundplane einer 10x10 cm großen Platine mit deinen Komponenten drauf: Masse vom Oszi links unten an Masse und Tastkopf rechts oben an Masse. Du wirst Augen machen, was du dort alles siehst. Zuallererst siehst du aber, dass diese Groundplane mitnichten "überall das gleiche Potential" hat... > Ich habe schon gelesen, dass man den Analog- vom Digitalteil trennen und > die Masse an einem Punkt zusammenführen soll. Wie geht man hier > bezüglich der Ground-Plane vor? Man stellt ein Versorgungskonzept auf, und pltziert die Komponenten so, dass nicht alle Ströme quer über die Leiterplatte fließen... > Rein optisch gefällt mir meine Ausführung aber nicht. Habt ihr hierzu > Tipps? Poste Screenshots. Mein Tablet kann kein EAGLE...
:
Bearbeitet durch Moderator
Ich habe mir Dein Layout nicht angeschaut, kann aber schon ziemlich deutlich sagen, dass eine zweilagige Leiterplatte mit Sicherheit nicht ausreichen wird, um eine akzeptable Signalintegrität zu erzielen. Zwar mag der Takt mit 90 MHz noch vergleichsweise gering sein, aber die Flankensteilheit der SDRAM-Signale führt ohne ordentliche Signal- und Masseführung zu ganz massiven Überschwingern. Daher sollte solch eine Leiterplatte auf jeden Fall mit einer dedizierten durchgängigen Masselage ausgestattet sein. Ein paar lose gekoppelte Polygone oder sonstige Flächen genügen hierfür nicht. Die Abblockkondensatoren müssen sich auch in unmittelbarer elektrischer (!) Nähe zu den Bauteilen befinden, die steile Signalflanken produzieren, d.h. uC, SDRAM und Ethernet-PHY. Lothar Miller hat ein paar sehr gute Erläuterungen zu diesem Thema verfasst: http://www.lothar-miller.de/s9y/categories/14-Entkopplung In einem anderen Forum (Fedevel von Robert Feranec, der auch ein paar sehr interessante Videos zum Thema Layout und Altium Designer veröffentlich) gibt es auch eine Diskussion über die korrekte Anbindung von SDRAM an einen STM32F4. Auch wenn in der Diskussion niemals die Rede von einer durchgängigen Masselage ist, bedeutet das nicht, dass man auf sie verzichten könnte, sondern dass sie bei solchen Leiterplatten einfach stillschweigend vorausgesetzt wird. Zu dem vielfach angeführten Argument, es handele sich ja nur um ein Hobby-Projekt, kann ich nur sagen: Elektronen wissen nicht, ob sie sich auf einer Hobbyleiterplatte oder einem kommerziellen Produkt bewegen, und wenn sie es wüssten, wäre es ihnen scheißegal. Und noch eine Frage: Hättest Du denn überhaupt geeignete Messmittel zur Verfügung, um bei einer grenzwertig ausgelegten Leiterplatte nach Signalintegritätsproblemen suchen zu können? Ich gebe Dir einen Tipp: normale passive Oszilloskoptastköpfe besitzen eine viel zu hohe parasitäre Induktivität, um damit Überschwinger im Pikosenkunden- oder unteren Nanosekundenbereich erfassen und korrekt bewerten zu können. Damit "klingelt" jede steile Signalflanke, aber man sieht nicht, ob sie auch auf der Leiterplatte existiert oder erst durch die Messung selbst erzeugt wird. Wenn Du dann auch noch keine vollflächigen Massestrukturen wie z.B. auf einer separaten Masselage hast, müsstest Du Dir auch noch die hochfrequenten Potentialverschiebungen zwischen den Masseinseln anschauen. Fazit: Eine solche Leiterplatte auf zwei Lagen zu realisieren, ist aussichtslos oder erfordert sehr, sehr viele Erfahrungen, geeignete Simulationswerkzeuge und -modelle sowie einen Messgerätepark der 100 kEUR-Klasse. Dieser Aufwand lohnt sich nur dann, wenn man bei sehr großen Stückzahlen noch den letzten Cent an Herstellkosten herausholen muss. Und dann strahlt die ganze Leiterplatte EMV-mäßig wie ein Weihnachtsbaum. Ansonsten sollte man auf jeden Fall eine mindestens vierlagige Leiterplatte verwenden. Multilayer machen die Arbeit nicht schwerer, sondern erleichtern sie sogar ganz ungemein. Insbesondere bei kleineren Stückzahlen spendiere ich auch lieber ein, zwei oder gar vier zusätzliche Lagen, um den Entwicklungs- und Inbetriebnahmeaufwand zu reduzieren.
:
Bearbeitet durch User
Lothar M. schrieb: > Miss mal an ein und der selben Groundplane einer 10x10 cm großen Platine > mit deinen Komponenten drauf: Masse vom Oszi links unten an Masse und > Tastkopf rechts oben an Masse. Du wirst Augen machen, was du dort alles > siehst. Gegenprobe: Tastkopfmasse an irgendeinen Massepunkt auf der Leiterplatte und die Tastkopfspitze direkt daneben. Du wirst Augen machen, was Du dort alles siehst, insbesondere auch den Sachverhalt, dass die Tastkopfmasse und Oszilloskopmasse nur ganz entfernte Ähnlichkeit besitzen. Dieses Problem bekommt man nur mit sehr teuren, schnellen Differentialtastköpfen, natürlich passend zum jeweiligen Oszilloskop, in den Griff.
Andreas S. schrieb: > In einem anderen Forum (Fedevel von Robert Feranec, der auch ein paar > sehr interessante Videos zum Thema Layout und Altium Designer > veröffentlich) gibt es auch eine Diskussion über die korrekte Anbindung > von SDRAM an einen STM32F4. Hier der passende Link: http://www.fedevel.com/designhelp/forum/test/pcb-layout/82-sdr-sdram-layout-recommendations
Angehängte Dateien:
-
jpg.jpg
250 KB
Lothar M. schrieb: > Ist das allgemein dein erstes Layout. Oder hast du schon 100 ähnliche > gmacht und es ist das erste Layout mit EAGLE? Eigentlich das erste, bisher nur ein bisschen mit Lochrastern. Lothar M. schrieb: > Den Ehternet-PHY mitsamt seiner Masseführung und Entkopplung auf 2 > Lagen? Gewagt. Sportlich. Mutig. > Mein Vorschlag: mach 4 Layer. > Sooooo arg viel mehr kosten die nämlich nicht und dann bekommst du es > evtl. ans Laufen... Das ist ein 10/100MBit Phy, DP83848. Laut diversen Design Guides für andere Phys, wie zb. http://ww1.microchip.com/downloads/en/AppNotes/en562748.pdf soll das ja anscheinend kein Problem sein. Lothar M. schrieb: > Du selber willst es doch irgendwo einbauen. Also dürftest du am > allerehesten die Mechanik festlegen können. Und wenns hinterher "zu > klein" ist, ist das eher problemlos... Im Prinzip hätte ich da ein paar qm Platz :) Lothar M. schrieb: > Wenn du keinerlei Einschränkungen bei der Größe hast (siehe vorige > Antwort), warum dann sooooo arg eng packen? Ich dachte da an Leiterbahnlängen und -unterschied, Platz ist genug vorhanden. Lothar M. schrieb: > Welche Technologie willst du denn da einsetzen (min. Leiterbahnbreite, > min. Bohrdurchmesser)? > Für diese Platine darfst du schon mal ein 0,2mm Via bohren lassen... Ich habe da mal bei PCB-Pool und LeinON reingeschaut und bin da nach deren Standard-DRUs gegangen, bzw. importiert. Es war mit den Vias nur problematisch, wenn das Ram unter dem Chip liegt. Wenn das aufgrund der Leiterlängen aber nicht nötig ist, dann würde ich gerne möglichst günstig bezüglich der Fertigung fahren. 200 Euro Lehrgeld für eine erste Platine, die u.U. falsch verdrahtet ist, möchte ich vermeiden :) Lothar M. schrieb: > Du wirst Augen machen, was du dort alles > siehst. Ich erwarte ein Sammelsurium an Frequenzmischmasch :) Wie geht man da dann vor? Andreas S. schrieb: > Ich habe mir Dein Layout nicht angeschaut, kann aber schon ziemlich > deutlich sagen, dass eine zweilagige Leiterplatte mit Sicherheit nicht > ausreichen wird, um eine akzeptable Signalintegrität zu erzielen. OK, das klingt ja alles nicht so dolle. Ich habe mich an diversen Hobbyprojekten im Internet orientiert, wo die Elektronen das tun was sie sollen, wie zb. hier: http://andybrown.me.uk/2014/06/01/ase/ Ansonsten verstehe ich deinen Einwand natürlich.
Moin, Tja, prinzipiell wirst du mit den selben Problemen kaempfen muessen, wie bei deinem Motor, der Verkabelung deiner Sensoren und der dadurch eingefaegenen Stoerungen. Mangelnde Signalintegritaet zieht sich durch deine Threads wie ein roter Faden. Reginald L. schrieb: > 200 Euro Lehrgeld für eine erste > Platine, die u.U. falsch verdrahtet ist, möchte ich vermeiden :) Dann mach's 4 lagig. Alleine, wenn ich die RAM-Busse seh', die da bei den Quarzen vorbeiziehen, wird mir schon ganz schwummerig. Kann man natuerlich sagen: "Ist Absicht, denn ich will die EMV Abstrahlungen durch Spread-spectrum kleinhalten" - gilt aber nicht, wenn man irgendwelche Signalverarbeitung mit ADCs vorhat. Reginald L. schrieb: > OK, das klingt ja alles nicht so dolle. Ich habe mich an diversen > Hobbyprojekten im Internet orientiert, wo die Elektronen das tun was sie > sollen, wie zb. hier: Nicht SRAM am FPGA und SDRAM am uC verwechseln, oder denken, das waehre alles eh' fast das selbe... Gruss WK
Andreas S. schrieb: > Eine solche Leiterplatte auf zwei Lagen zu realisieren, ist aussichtslos > oder erfordert sehr, sehr viele Erfahrungen, geeignete > Simulationswerkzeuge und -modelle sowie einen Messgerätepark der 100 > kEUR-Klasse. Naja so schlimm ist es nun nicht. Ich habe hier eine selbst erstellte zweilagige Platine mit SDRAM und dem STM32F429, genau wie der TO vorhat. Und ich habe keinen 100k Gerätepark, ja nichtmal ein Oszi. Kann also nicht sagen wie die Flanken vom SDRAM aussehen, ich weiß nur, dass alles so funktioniert wie es soll (auf meinem Schreibtisch). Ich habe den SDRAM unter dem STM32F429 platziert und habe dabei recht kurze Leiterbahnen und kein Problem mit dem Platz für Vias. PS: Für die erste Platine aber wohl ein sehr gewagtes Vorhaben.
:
Bearbeitet durch User
Sebastian V. schrieb: > Ich habe den > SDRAM unter dem STM32F429 platziert und habe dabei recht kurze > Leiterbahnen und kein Problem mit dem Platz für Vias. Ich frag mal ganz frech: Magst du den Teil mit dem SDRam mit mir teilen?
Dergute W. schrieb: > Nicht SRAM am FPGA und SDRAM am uC verwechseln, oder denken, das waehre > alles eh' fast das selbe... Is doch latte, der wird auch genauso schnell getaktet wie mein SDRam, sogar ein wenig schneller, und die Spannungen liegen auch bei 3.3V?
Reginald L. schrieb: > Is doch latte, der wird auch genauso schnell getaktet wie mein SDRam, > sogar ein wenig schneller, und die Spannungen liegen auch bei 3.3V? Ja, mei. Wenns latte ist, dann wird's schon funktionieren, so wie du denkst. Andreas S. schrieb: > Zu dem vielfach angeführten Argument, es handele sich ja nur um ein > Hobby-Projekt, kann ich nur sagen: Elektronen wissen nicht, ob sie sich > auf einer Hobbyleiterplatte oder einem kommerziellen Produkt bewegen, > und wenn sie es wüssten, wäre es ihnen scheißegal. Nee, dann nimmt man einfach statt normaler Elektronen, die ja bekanntlich so kleine, blau angemalte Kugeln aus Kupfer sind, einfach spezielle Elektronen fuer Maschinenbauer; die sind aus ST37, blau angelassen und haben eine Masse von 100kg/Stueck, damit man sie leichter finden kann :-P Gruss WK
Reginald L. schrieb: > Ich erwarte ein Sammelsurium an Frequenzmischmasch :) Wie geht man da > dann vor? Nur mal so am Rande. Du hast 0805'er Hühnerfutter, welches "unnötige" parasitäre Kapazitäten und Impedanzen auf Deiner Platine erschaffen. Als ob das schon nicht reicht hast Du vorrangig eigentlich das Problem mit den Zuleitungsinduktivität. Geh auf vierlagig mit max 0.3mm Vias und max 0603'er Hühnerfutter. Zudem vielleicht bedacht zusätzlich einige Stiching Vias setzen und die Leiterbahnen dünner machen.
Dergute W. schrieb: > spezielle Elektronen fuer Maschinenbauer; die sind aus ST37, blau > angelassen und haben eine Masse von 100kg/Stueck, damit man sie leichter > finden kann :-P Allerdings ist dabei zu beachten, dass diese Maschinenbauerelektronen im Gegensatz zu den Kupferelektronen nicht korrosionsbeständig sind. Deswegen sollte man sie immer in Verbindung mit speziellem Elektronenöl bzw. Elektronenfett verwenden, so dass sie nicht verrosten. Häufig sieht man bei Relais in Hobby-Schaltungen auch vermeintliche Brandspuren an den Relaiskontakten. Dies ist jedoch eine Fehlinterpretation. Solche Brandspuren treten nur bei kommerziellen Kupferelektronen auf; ansonsten handelt es sich einfach um Rost auf Grund unzureichender Verwendung von Elektronenfett. Die sehr gebräuchlichen handbetriebenen Fettpressen schaffen einen maximalen Druck von ca. 300bar, was für die meisten Relais jedoch entweder gar nicht oder nur knapp ausreicht. Erst ab 450bar ist von einer ausreichenden Befüllung mit Elektronenfett auszugehen. http://www.technolit.de/xs_db/DOKUMENT_DB/www/S/SchmiermittelFette_D.pdf Ein weiterer Fehler besteht darin, statt Elektronenfett das wesentlich dünnflüssigere Elektronenöl in Relais zu pressen, was bei hierfür nicht speziell konstruierten Relais zu einem Leck führt. Hochspannungsanlagen in Stromnetzen, die überwiegend zur Versorgung von Privathaushalten (sog. Hobbyistenstrom) sowie Maschinenbauunternehmen (sog. Schlosserstrom) dienen, werden meist mit Ölschaltern ausgestattet, um der Elektronenkorrosion vorzubeugen. https://de.wikipedia.org/wiki/%C3%96lschalter
Löt schrieb: > Und wer soll das Ding löten? QFP und SMD-Bauteile bis 0603 lassen sich noch sehr einfach unter eine passablen Lupe löten. 0402 ist etwas fummelig, aber auch noch machbar.
Andreas S. schrieb: > ist von einer ausreichenden Befüllung mit Elektronenfett > auszugehen. Du hast dein Smiley vergessen. Jetzt lesen das irgend welche Dummies und glauben das dann auch noch. ;-b
nemesis... schrieb: > Du hast dein Smiley vergessen. Jetzt lesen das irgend welche Dummies > und glauben das dann auch noch. ;-b Oh nein, dann wird jetzt wohl die Welt untergehen... :-(
So, da mir jemand unter die Arme gegriffen hat, habe ich das Ram jetzt unter den µC verfrachtet. Falls noch wer Tipps hat, immer her damit, ich habe das neue Layout angehangen. Die 0805er und 1206er habe ich gewählt, da ich nicht sicher bin, ob ich kleineres noch gelötet bekomme, da ich bisher nur maximal 0805er verlötet habe. Die Leiterbahnen des Rams und TFTs habe ich jetzt auf 0.15mm Breite geändert. Danke erst mal an alle die mir konstruktiv weitergeholfen haben. Das Rumgetrolle könnt ihr euch übrigens sparen, wer früher schon zu wenig Aufmerksamkeit bekommen hat, wird sie heute auch nicht mehr erhalten.
Reginald L. schrieb: > ich habe das neue Layout angehangen. Ich kann es mit dem Tablet immer noch nicht öffnen, aber es hat doch hoffentlich 4 Lagen, damit ein halbwegs vernüftiges Versorgungskonzept möglich ist...
@Reginald Leonczuk (Firma: HS Ulm) (reggie) >Die 0805er und 1206er habe ich gewählt, da ich nicht sicher bin, ob ich >kleineres noch gelötet bekomme, da ich bisher nur maximal 0805er >verlötet habe. Dann musst du übern. 1206 nimmt man heute nur noch, wenn es die Spannungsfestigkeit oder die Kapazität erfordern. > Die Leiterbahnen des Rams und TFTs habe ich jetzt auf >0.15mm Breite geändert. Wozu? Hast du sonst keinen Platz? So einen SDRAM kann man locker mit 0,2-0,25mm breiten Leitungen anschließen. So einfach (und grob) wie möglich, so komplex (und fein) wie nötig. So auf den ersten Blick sieht das OK aus. Ich würde aber die ganzen Kondensatoren 1-2mm weiter wegrücken vom uC, sonst bekommst du Probleme beim manuellen Löten. Und ja, so ein Board KANN ein Profi VIELLEICHT auf 2 Lagen zum laufen bringen, besonders sinnvoll ist so ein Experiment aber kaum. Nimm 4 Lagen und spar dir den sinnlosen Stress. Allein die Masselage ist ihr Geld locker wert. Im Anhang das Layout in gängiger Form.
Falk B. schrieb: > Dann musst du übern. Na damit habe ich kein Problem, zwei Linke Hände habe ich nicht. Könnte ich hiernach 0603 nehmen, oder doch kleiner empfehlenswert? Andreas S. schrieb: > QFP und SMD-Bauteile bis 0603 lassen sich noch sehr einfach unter eine > passablen Lupe löten. 0402 ist etwas fummelig, aber auch noch machbar. Hättest du dazu einen passenden Link zur Hand, warum kleiner besser ist? Falk B. schrieb: > Wozu? Hast du sonst keinen Platz? So einen SDRAM kann man locker mit > 0,2-0,25mm breiten Leitungen anschließen. Bin da nach der PC100/133 Spezifikation und nach folgendem Beitrag gegangen: Bülent C. schrieb: > und die > Leiterbahnen dünner machen. Nach der PC100/133 Spezifikation wird es mit breiteren Bahnen schwierig die Abstände einzuhalten. Was würdest du hier empfehlen? Falk B. schrieb: > So einfach (und grob) wie möglich, so komplex (und fein) wie nötig. Das braucht man mir nicht sagen, Techniker aus Leidenschaft. Aber in diesem Bereich fehlt mir die Erfahrung um dieses Konzept auch durchzusetzen, weshalb ich ja auch hier im Forum Hilfe suche... Falk B. schrieb: > So auf den ersten Blick sieht das OK aus. Ich würde aber die ganzen > Kondensatoren 1-2mm weiter wegrücken vom uC, sonst bekommst du Probleme > beim manuellen Löten. Genau nach solchen Tipps suche ich! Dankeschön. Falk B. schrieb: > Und ja, so ein Board KANN ein Profi VIELLEICHT auf 2 Lagen zum laufen > bringen, besonders sinnvoll ist so ein Experiment aber kaum. Nimm 4 > Lagen und spar dir den sinnlosen Stress. Allein die Masselage ist ihr > Geld locker wert. Ich bin alles andere als knausrig, aber es ist anscheinend möglich 2-Layer für diesen Zweck zu verwenden. Und bevor ich das erste mal eine Leiterplatte im Wert von 200 Euro in den Sand setze, dann doch lieber eine für 100 Euro. Hinzu kommt die zusätzliche Erfahrung und Übung die ich für die Hälfte bekomme. Aber: Ich habe soeben nochmals die Preise von 2- und 4-Layer PCBs von verschiedenen Herstellern verglichen und die liegen tatsächlich nicht so weit auseinander. Anfangs schaute ich nur bei PCB-Pool nach und dort beträgt der Preisunterschied einer bestimmten 100x100mm 2-Layer-Leiterplatte auf 4-Layer knappe 100 Euro. Auf bspws. multi-cb sind es nur noch knapp 30 Euro. Daher werde ich natürlich eurer Empfehlung, auf 4-Layer umzusteigen, folgen. Danke hier für die Penetration, sonst hätte ich nicht nochmals die Preise verglichen :) Ich werde versuchen Infos bezüglich 4-Layer-Layouting zu finden, route weiter und melde mich dann nochmals mit einem aktuellen Layout zurück. Ich hoffe es finden sich dann noch ein paar Leidtragende, die mich weiterhin unterstützen. Grüße Reggie
@Reginald Leonczuk (Firma: HS Ulm) (reggie) >Na damit habe ich kein Problem, zwei Linke Hände habe ich nicht. Könnte >ich hiernach 0603 nehmen, Ja. https://www.mikrocontroller.net/articles/SMD_L%C3%B6ten > oder doch kleiner empfehlenswert? Nicht wirklich. 0603 ist klein genug. >> QFP und SMD-Bauteile bis 0603 lassen sich noch sehr einfach unter eine >> passablen Lupe löten. 0402 ist etwas fummelig, aber auch noch machbar. >Hättest du dazu einen passenden Link zur Hand, warum kleiner besser ist? Weniger parasitäre Induktivitäten. Aber zwischen 0603 und 0402 gibt es für diese Anwendung keine nennenswerten Unterschiede. >Nach der PC100/133 Spezifikation wird es mit breiteren Bahnen schwierig >die Abstände einzuhalten. >Was würdest du hier empfehlen? Sagte ich doch. 0,2-0,25mm Breite/Abstand.
Nun habe ich noch eine Frage bezüglich Durchkontaktierungen und 4-Layer: Wenn ich irgendwo Masse oder VDD an einem IC benötige, mache ich eine DuKo komplett durchs Board, und lasse an den unbeteiligten Layern einfach etwas Platz, sodass ich keine Blind Vias benötige? EDIT: Und noch eine: https://www.multi-circuit-boards.eu/leiterplatten-design-hilfe/bohren-durchkontaktierung.html Ich finde den zulässigen Minimalabstand zwischen zwei DuKo-Bohrungen nicht, seht ihr das vllt?
:
Bearbeitet durch User
Ja, genau so macht man das, sofern möglich. Sobald man echte oder unechte Sacklöcher verwendet, wird die Leiterplatte wesentlich teurer. Außerdem müsste man sich dann mehr Gedanken darüber machen, welches die Cores und Prepregs sind, und das ggf. mit dem Leiterplattenhersteller abstimmen.
Reginald L. schrieb: > Ich finde den zulässigen Minimalabstand zwischen zwei DuKo-Bohrungen > nicht, seht ihr das vllt? Sehe ich jetzt auch nicht aber normal ergibt sich das aus der Größe des Restrings und dem minimalen Abstand zwischen Leiterbahnen.
Noch ein paar Fragen: Die Layer sollen, nach dem was ich bisher gelesen habe, so aufgebaut sein: 1. Signal 2. GND 3. VCC 4. Signal Bei zwei Layern hätte ich die Signalleitungen möglichst auf einem Layer gelassen. Wie verteile ich hier am geschicktesten die Signalleitungen zwischen den beiden Layern? Sollte ich große freie Flächen auf den Signal-Layern auch mit GND ausfüllen? Hierzu habe ich widersprüchliche Aussagen gefunden. Falls ja, soll die Zusammenführung jener nur an einer Stelle erfolgen oder direkt an den ICs per DuKo zum innenliegenden GND? Ist es empfehlenswert den Analogteil der Schaltung auf einer anderen Platine aufzubauen? Laut diversen DesignGuides, sollte man GND und VDD unter diesem Schaltungsteil weglassen und GND nur an einem Punkt verbinden. Wie sieht es mit den verschiedenen Spannungsreglern (+5V, +-12V, +3V3) aus, laut µC.net-Artikel soll man hier auf die GND-Plane verzichten?! Wie sollte man die Spannungen hier auf dem innenliegenden Layer routen? Beispielsweise benötige ich die +5V nur für das LED-Backlight. sollte ich das dann eher irgendwo ganz Außen am Board entlangrouten? Sternförmige Masseführung: Wie sollte man die Spannungen und Massen am geschicktesten zuführen? Direkt an den benötigten Stellen per DuKo, stimmt das?
Reginald L. schrieb: > Bei zwei Layern hätte ich die Signalleitungen möglichst auf einem Layer > gelassen. Wie verteile ich hier am geschicktesten die Signalleitungen > zwischen den beiden Layern? Solange es die Elektrik ermöglicht: Auf dem einen Layer vertikal, und auf dem anderen horizontal.
Reginald L. schrieb: > Bei zwei Layern hätte ich die Signalleitungen möglichst auf einem Layer > gelassen. Wie verteile ich hier am geschicktesten die Signalleitungen > zwischen den beiden Layern? Also, ich hab mir zwar dein Layout nicht angeschaut, aber ich kann dir dennoch Mut machen: Es geht durchaus, sowas in 2 Lagen zu machen. Ich hab selber sowas seit Jahren am laufen, allerdings nicht mit nem STM32, sondern mit LPC's. Ich habe allerdings auch in die Adress- und Steuerleitungen jeweils einen kleinen Dämpfungswiderstand gelegt, so 22..33 Ohm. Die gibt es als Vierfach-SMD's (4 Stück auf ner 1206 Grundfläche). Geroutet hab ich mit 0.15mm Strukturbreiten und 0.3mm Viabohrung. Laß die IC's alle auf der einen Seite der LP und sieh auf beiden Seiten Massepolygone vor, die du alle nase lang mit Vias verbindest, so daß sich kurze Strompfade ergeben. Laß dich auch nicht von der schieren Zahl 90 MHz Takt erschrecken. Die tatsächlichen Zeiten der SDRAM-Signale sind weitaus größer. Kurzum, es geht - und wenn man es mit ein bissel Gefühl für Plazierung und Leitungsführung routet, dann braucht man dafür auch keine 4 Lagen. Die sind nämlich deutlich teurer. W.S.
Angehängte Dateien:
-
769.png
100 KB
W.S. schrieb: > Also, ich hab mir zwar dein Layout nicht angeschaut, aber ich kann dir > dennoch Mut machen: Es geht durchaus, sowas in 2 Lagen zu machen. Ich > hab selber sowas seit Jahren am laufen, allerdings nicht mit nem STM32, > sondern mit LPC's. Das denke ich doch, es gibt dafür zumindest zig Beispiele im Internet, dass es funktioniert. W.S. schrieb: > Kurzum, es geht - und wenn man es mit ein bissel Gefühl für Plazierung > und Leitungsführung routet, dann braucht man dafür auch keine 4 Lagen. > Die sind nämlich deutlich teurer. Ich wollte für meine erste Platine nicht mehr als 100 Euro ausgeben und habe glücklicherweise einen Anbieter gefunden, bei dem ich die 4-Layer für knapp 90 Euro bekomme. Ich habe die letzten Abende noch ein bisschen an meinem Layout gesessen, das habe ich mal angefügt. Vielleicht findet sich ja jemand der dazu noch etwas sagen kann, bzw. noch Antworten auf meine vorherigen Fragen hat.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.