Hallo liebe Leser, ich habe dieses Semester eine Vorlesung zu VHDL gehört und Ende August die Klausur. Ich hoffe ich bin hier richtig im Forum, ich hab bisher nie eine Frage in einem Forum gestellt. Ich tue mich schwer mit einer Aufgabe (Schaltung und Tabelle siehe angehängtes Bild), die es in einer alten Klausur gab und kann den Professor oder Tutor dazu nicht befragen, weil ich diese Klausur eigentlich nicht haben sollte. Es geht um eine Zeitanalyse. Der Dateneingang d ist asynchron zum Taktsignal clk. (Zuerst soll man eine Schaltung entwerfen, die den Eingang synchronisiert. Da habe ich keine Probleme.) 1. Problem: Dann geht es um die Setup- und Holdtime. (Bei der Berechnung der Holdtime steht zusätzlich, dass man 'd' nicht zu betrachten braucht. Ich verstehe nicht, wie das gemeint ist). Ich möchte die minimale und maximale Dauer eines kombinatorischen Pfades berechnen. In diesem Beispiel verstehe ich nicht, welche Pfade ich nehmen muss. (Ist z.B. der kürzeste Pfad der zwischen den beiden Flip-Flops unten (also t_comb=0) oder darf ich diesen Pfad nicht nehmen, weil er sich nur auf das Reset-Signal bezieht?). Warum dann z.B. für die Holdtime die Formel
gelten muss, habe ich verstanden. 2. Problem: Gibt es eine Recovery oder Removal Verletzung? Bei welchen Verzögerungen der Buffer tritt ein solcher Fehler auf (Periodendauer 8ns, Skew 0.5ns)? Wir haben nichts zur Recovery- und Removaltime gemacht in der Vorlesung. Ich habe im Internet nachgelesen, was diese Zeiten bedeuten. Muss ich hier die gleichen Formeln nutzen, wie zur Berechnung der Hold- bzw. Setuptime und entsprechend t_hold, bzw. t_Setup durch t_removal bzw. t_recovery ersetzen? Welche kombinatorischen Pfade muss ich dann nutzen? Ich hoffe, dass ihr mir helfen könnt mit einfachen Erklärungen. Vielen Dank schon einmal und liebe Grüße, Laura
Thread beobachten
Seitenaufteilung abschalten