Hallo Leute, ich Suche mir seit Tagen einen Wolf auf der Altera Homepage, weil ich rausfinden moechte, wie die Lizenzsituation bei den aus dem IP-Katalog in Quartus generierten Bloecken ist. Folgendes Problem: Ich habe ein umfangreiches Projekt mit der kostenlosen Web-Edition von Quartus-II erstellt. Dort verwende ich Dinge wie Blockram, PLLs oder auch den MAX-10 ADC. Um diese Dinge zu benutzen, habe ich mir per QSys oder auch dem Megafunction Wizzard Module erstellt, die ich in meinem Code instanziieren kann. Jetzt moechte ich mein Projekt unter eine oeffentliche Lizenz stellen (z.B. GPL) und frage mich, ob ich den generierten Code ueberhaupt mit veroeffentlichen darf. Es waere schoen, wenn ich dazu eine belastbare Aussage finden wuerde. Kann mir jemand weiter helfen???
Falls da bei den IP Blocken nichts in den Files oder beim Download steht, was ich bezweifle ... was spricht dagegen bei Altera per email nachzufragen ? Das waer dann auch gleich eine verbindliche Auskunft.
Darum musst du dir keinen Kopf machen. In deinem Projekt stehen allenfalls Beschreibungen von dem wie die IP arbeiten soll. Nicht die IP selber... Jemand mit dem selben besch.ssenen Lizenzumfang, kann daraus nicht mehr generieren als du selbst.
(º°)·´¯`·.¸¸.·´¯`·.¸¸.·´¯`·.¸¸.·´¯`·.¸¸.·´¯`·.¸¸.· schrieb im Beitrag
#4811016:
> Darum musst du dir keinen Kopf machen.
Das mag aus technischer Sicht richtig sein, aber ein Intel-Anwalt wird
das sicher anders sehen, wenn's hart auf hart kommt.
Quartus schreibt in jedes mit dem Wizard generierten File (und ohne den
Wizard kriegst Du noch nicht mal einen Takt in den Chip) ein hübsches
Copyright-Statement mit einem Verweis auf die MegaCore Lizenz.
M.E. kann man da nicht einfach "GPL" drüberschreiben und gut is.
> Quartus schreibt in jedes mit dem Wizard generierten File
Das lässt sich ja einfach umgehen, in dem die Wizardeinstellungen
als Bild(er) dazugepackt werden.
Was nun?
(º°)·´¯`·.¸¸.·´¯`·.¸¸.·´¯`·.¸¸.·´¯`·.¸¸.·´¯`·.¸¸.· schrieb im Beitrag #4811161: >> Quartus schreibt in jedes mit dem Wizard generierten File > > Das lässt sich ja einfach umgehen, in dem die Wizardeinstellungen > als Bild(er) dazugepackt werden. > > Was nun? Das kannst Du so machen (wär' aber K...e). Auch der liberalste Richter müsste wohl einen Screenshot eines lizensierten Programms als "derived work" interpretieren. Das braucht der aber gar nicht. Wenn Intel nicht paßt, was Du mit Quartus treibst, könnten sie dir einfach die Lizenz entziehen. Ohne Angabe von Gründen. Nicht daß ich davon schon jemals etwas gehört hätte, aber können könnten sie.
Markus F. schrieb: > Wenn Intel nicht paßt, was Du mit Quartus treibst, könnten sie dir > einfach die Lizenz entziehen. Ohne Angabe von Gründen. Nicht daß ich > davon schon jemals etwas gehört hätte, aber können könnten sie Letztendlich wollen Sie (Altera/Intel) doch FPGA verkaufen, die BRAM, DLL etc. sind da nur Mittel zum Zweck. Wenn jemand anders die instanzierten IPs einbaut ist doch gut, die werden diese kaum in Xilinx-FPGA einbauen können.
Doch, geht! Und zwar über die Netzliste. Man exportiert eine EDIF und konvertiert sie in ein ASIC-kompatibles, neutrales Format und reimportiert sie wieder ins andere Design. Das ist ein wenig aufwändig, erspart einem aber das ständige Portieren und Lizenzgedöhns. Leider unterbinden das viele Hersteller immer besser, durch strategische Implementierung von Cores an Stellen, wo es früher VHDL getan hat, denn nur damit geht es zuverlässig. Heute geht aber eine Xilinx her und instanziiert schon Addierer als Makro, die es nie und zu keinem Zeitpunkt in einem Xilinx-FPGA gegeben hatte. Nur, um es zu verunmöglichen , dass native VHDL rauskommt, die portierbar bleibt.
Weltbester FPGA-Pongo schrieb im Beitrag #4813006: > Doch, geht! Und zwar über die Netzliste. Man exportiert eine EDIF und > konvertiert sie in ein ASIC-kompatibles, neutrales Format und > reimportiert sie wieder ins andere Design. Das wäre dann vermutlich etwa dasselbe, wie wenn man eine synthetisierbare Beschreibung hat, welche die Elemente dann inferiert statt instanziert, was IMHO auch ein gutes Mittel zur Portierbarkeit ist (u.U. mit Abstrichen bei der Funktionalität welche nicht beide/alle Anbieter unterstützen).
Bevor die Diskussion abdriftet: Ich habe gar nicht vor ein portierbares Design zu erstellen. Es geht viel mehr um ein Design, welches explizit die Resourcen eines Altera FPGAs nutzt. Hiervon moechte ich die Quelldateien veroeffentlichen. Und die Frage ist, ob ich das darf. Also seit Intel den Laden uebernommen hat ist die Altera-Webseite absolut informationsbefreit. Ich schaffe es nicht mal eine Kontaktadresse herauszufinden, an die ich meine Lizenzfrage schicken koennte. Dafuer kommen jetzt gleich auf der Startseite ungefragt schicke Videos. So ein Quatsch!
JA, Altera hat von Intel nicht so richtig profiziert. Das ist auch mein Eindruck. Zu der Frage des TO: WO ist das Problem: Jeder kopiert die Wiizzarfiles im Original rein. Die müssen und DÜRFEN gar nicht unter GPL gestellt werden, weil das Lizenzmodell das gar nicht vorsieht. Belegte aber frei verfügbare Sourcen werden mit Original-Copyright benannt.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.